新版 図解

Z-30の使い方

横田 英一 署





新版 図解

Z-80の使い方

横田 英一 署



本書は、「著作権法」によって、著作権等の権利が採還されている著作物です。本書の 超別権・銀別権・上級権・海政権・公衆省侵権(信信可能化権を合う)は著作権者が存る しています、本書の必認ませた。日のころ、無断で払助、指す役割、電子機会から入 力等をされると、著作権等の権利侵害となる場合がありますので、ご注意ください。 本書の影響策写は、著作権法上の制限等用を終き、禁しられています。本書の選写権 製を着金される場合は、そのごを書所に下記へ達起して計算を得てください。

(株)日本著作出版権管理システム(電話 03-3817-5670, FAX 03-3815-8199)

はしがき

「マイクロコンビュータ Z-80 の使い方」は、ちょうど世の中にマ イクロコンビュータが普及しはじめ、エレクトロニクスエンジニア の新しいツールとして関党を浴びはじめた時期に刊行し、なかでも 本流となった Z-80 の解りやすい入門書として、10 万を越す読者を 得、この本で育った基から、後輩へ受け継がれております。この ような当切子想もしなかった反響に驚くとともに、強い責任をも感 じている次第です。

エレクトロニクスの進化の速度は級数的に増し、マイクロコンビュータの世界も、16ビットから32ピットへと広がり、要求と可能性はエスカレートし、RISC、並列処理などの新しいキーワードによる数は限りなく拡大しております。しかし、いかに高性能なマイクロコンビュータといえども、ノイマン型であるかぎり基本は同じて、スキルの習得には一定のアプローチルールがあるように思えます。


8ビットマイコンは汎用性にすぐれており、機能的によく整理され、性能において標準的な位置にあります。数材の入手も容易でマイクロコンビュータを習得するうえでのステップとしては、手頃なものです。

その8ビットマイコンの中でも Z-80 は、世界標準と呼ぶに相応 しく、オリジナルソースであるザイログ社にとどまらず、国内主要 メーカ各社からも Z-80 をベースに た奈燥型が発表され、好評を 博しております。Z-80 の基本設計のよさが認められた結果、多くの エレクトロニクスエンジニアが Z-80 を必要条件と考え習得するに 至ったため、以降の8ビットマイコンはこれに準拠することが市場 に受け入れられる最短重雕と、だれしもが認めるところとなったの です。

は し が き

新たな展開の時期に至り、Z-80を踏み台にして飛び立って行った マイタロコンビュータ自身の軌跡を、これからマイクロコンビュー タを学はうと志す者いエンジニアの指針とするべく、本書の内容も、 より適切な形に改めることにいたしました。次の世代のエレクトロ ニクスエンジニアの必携ツールである。マイクロコンビュータ応用 技術の第一歩を本書から読み取っていただければ望外の幸いです。 1993年7月

著者しるす



基礎知識

表現法 "ブール代数 (用語) (真理優表) (16進表現) (論理回路)

電子回路 (オームの法則) (電子部品)(半導体)

(アセンブリ言語)

付加事項

- 。経験と知識に基づく 慣れ⇒ヤマカン を養うこと。 自分でやってみることが重要
- 中身がどうなっているかは問題ではない。どうすればどうなるかを知って使いこなすことが重要。

学習のポイント

マイクロコンピュータは、ハード面、ソフト面が有機的に結合し あいシステムを形成しています。ページ展開に従った一次元的な窓 明では到底表現しきれないものです。平面的、二次元的つながりを 重要視する意味で項目間の参照は不可欠です。また。一読して理解 できないことを咳くなら得及を勧めます。一回目ではほんやりと全 体像をとらえ、2回目では扱うに書いてあることを思い起こしなが ら前の説明を見て行きます。次に自分でプログラムを考えてみて下 さい、何題のプログラムを自分なりに手直しするだけでも良いので す。自分自身で試行することにより不明点をとらえ、解説を読み直 せば確実に身につきます。

- (1) マイクロコンビュータは物性や自然科学とは異なり、人間 が考え出して作ったものです。使い易く、覚え易くするため にさまざまな知恵を絞ってあります。マイクロコンビュータ を理解するのは、作られたルールを習得することととらえ、 自科学の探求とは異なった考え方で対処すればいたって気 軽に取り組めると思います。
- (2) また、マニュアルのような正確観密な表現よりも、平易な解説を心がけました。コンビュータを理解できないという人のほとんどが、関き慣れない用語とアルファベットの羅列に面食らっているようで、この点も読み進むうちにだんだんとなじめるように配慮したつもりです。
- (3) ただ、マイクロコンビュータを学習するうえで、オームの 法制程度の電子回路、ブール代数、論理周路(ロジックIC) 等についての数低限の知識は必要です。この点は他に良善が 多数あることを理由に、触れる程度に止めました。

学習のポイント

(4) マイクロコンビュータを学習する上で、まず「何をしたいのか」といった具体的テーマをもち、何ができるのか」からのフィードバックにより回答を検索して行くことが、一番の近道であると思います。この作業は物作りすべてにあてはまる事であり、エンジニアリングの本質でもあると思います。



目 次

1	マイクロプロセッサの特質	
2	マイコンシステムの種類	
3	特質を活かすシステム設計	
4	Z-80 ファミリの特徴	8
5	CPU ¬? ASIC ····	
6	Z 80 CPU	
7	Z-80 PIO	
8	Z-80 CTC	
9	Z-80 DMA	
10	Z-80 SIO	50
11	メモリの種類と用途	
12	ビットパターンと 16 進表現	
13	プログラムの実行	
14	CPU の信号のやりとり	
15	データバス、アドレスバスとシステム制御信号	
16	命令語の構成	
17	命令の実行	
18	アセンブラ記法のルール -1	
19	アセンブラ記法のルール -2	
20	命 令 の 分 類	
21	メモリ空間と IO 空間	
22	アドレスデコータ	
23		
24		
25	1) +	50

	(A
26	システム構成
27	フェッチサイクルの動作
28	メモリリードサイクル・・・・・・56
29	メモリライトサイクル・・・・・58
30	IO リードサイクル、IO ライトサイクル
31	リフレッシュサイクル・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
32	CPU と周辺の接続 (インターフェース)
33	ウエイト信号とホルト信号
34	割り込みの概念····································
35	ノンマスカブルインタラブト (NMI)70
36	インタラプト (INT)72
37	モード 0 のインタラブト・・・・・74
38	モード1のインタラブト76
39	モード2のインタラプト・・・・・78
40	デージーチェーン80
41	バス要求と応答
42	内部レジスタの構成·····84
43	A, I, R, F ν ν λ φ ·······························
44	汎用レジスタ
45	補助レジスタと安換命令90
46	IX, IY レジスタ
47	スタッカとスタックポインタ (SP レジスタ)
48	転 选 命 令
49	算術演算命令
50	· 油理演算命令 · · · · · · · · · · · · · · · · · · ·
51	ビット操作命令102
52	ローテート、シフト命令
53	ブロック転送, ブロックサーチ, ブロック入出力命令100
54	ジャンプ命令112

		7

	コール, リスタート, リターン命令 (サブルーチン)	
56	F レジスタとフラグ変化	118
57	2 進化 10 進数と 10 進補正命令	120
58	ベリフェラルのプログラミング	122
59	PIO モード 0 の動作	124
60	PIO モード 1 の動作	126
61	PIO モード 2 の動作	128
62	PIO モード 3 の動作	130
63	PIO のプログラミング	132
64	PIO のプログラム例	134
65	CTC カウンタモード	136
66		
67	CTC のプログラミング・・・・・	140
[51]		
	プログラム 1 (ループ)・・・・・・	144
	ブログラム 2 (判断)	146
	プログラム 3 (メモリクリアサブルーチン)	148
	ブログラム 4(変換-テーブルサーチ)・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	150
	プログラム 5 (スイッチの表示)	152
	プログラム 6(スイッチの表示-割込み)	154
付		
	付1 Z-80命令表 ·····	
	付2 Z-80 規格表 (参考) ······	176
索	g	·····189





Z-80 学習用に最適なポケットコンピュータ PC-E200(シャープ)


マイクロプロセッサの特質

→ ビュータという機械が発明された目的は、人間には不可能を複雑な計算を を制制に行うことでした。たとえば国園卓の計算を一生の大学を費やして行っても数負額だったのに、コンピュータなら瞬時にもっと多くの指を間違いなくやってのけることができます。人間を月へ送り込むのも、正確な軌道計算が 割なと得られるためにできたことで、コンピュータなしては考えられないのです。 ある手類の決まった仕事を、高速かつ正確に処理することのできる機械。これが コンピュータの目的であり、その目的は十分に達せられたといえるでしょう。

ところが、ストアドプログラム方式すなわち、処理予順を示すプログラムを、 コンピュータに入力すべき情報の一つとして扱うことのできる今日のコンピュー 夕方式では、当初の目的以外に、大きな特徴が認識されました。全く同一の酸械 (ハードウェア)に対し、使用者が作成するプログラム(ソフトウェア;これは使用者によってそれぞれに異なる)をメモリに入れることにより、使用者のそれぞれの目的に合った仕事をする。という特徴です。コンピュータメーカは同し機械を大量に生産すれば、科学計算であろうと、在學管理であろうと、人事管理、生産ラインコントロール、無常下約、相性判断まで、プログラム次第で適用されてしまうのです。

半導体の技術が進歩して数千、数万の部品を数ミリ四方の中へ作り込めるようになったとき、専用の機能を持った LSI が、さまざまな目的に合わせて作られました。ところが大量生産にしか向かない LSI の弱点を補うべく、半導体メーカは 汎用 LSI の思想をコンピュータに見帰したのです。コンピュータを LSI 化キルば、多く用途のある。つまり大量に充れる LSI が作れると考えたのです。マイクロプロセッサはこのような中から誕生し、プログラムによって機能が決定される 汎用の論理素子として、すばらしい発展をとげ、異年も発展しつつある。"電子部品"なのです。マイクロプロセッサを中心としたマイコンステムを利用しようとする場合、この退を的確に把握してかかることが重要です。

1 マイクロプロセッサの特質




マイコンシステムの種類

もう一つの"マイコン"は、パソコンほどのはなばなしさはありませんが、工作機械や自動販売機や家能製品に組み込まれている。機器制御用の**フボードマイコン**です。 基板 に作られたマイクロコンピュータンステムは、産業別としての中心をなすものです。 各種の用途でそれぞれの目的に合った設計がなされ、特徴を出しています。 相み込まれた映点では、プログラムは固化され、機器のユーザには、コンピュータとしての使用はできないのが普通です。

1 関のLSI J:にメモリや人出力ボートを作り込んだワンチップマイコンは、時計や電車に使われています。中身を分析すれば、マイクロコンピュータに違いありませんが、LSI を外面から長た場合、一つの機能を持った専用LSI になってしまいます。開発連構では、コンピュータの特徴が活きて、短時間に安価な開発経費で専用 LSI か作れるのです。機器制御用マイコンシステムをワンチップ化したと考えればよく、生産数量がきわめて大きい場合、コストやサイズ、消費電力などの点で、効果をあげることができます。

また、マイコンシステムを構成する最重要都品であるマイクロプロセッサ、つまり CPUの LSI を"マイコン"と呼びます。しかし、これだけではコンピュータとはいえず、周辺やプログラムを含めてコンピュータシステムが完成するのですから、あくまで CPU と呼ぶべきです。




特質を活かすシステム設計

ンピュータは、仕事を高速に処理することと、同じ機械(ハードウェア)で ■ もプログラム (ソフトウェア) を変えるだけで異なった働きをさせられる こと。の2点が最大の特徴です。制御用マイコンは、メカニズムやリレーや論理 回路によるワイアードロジックからの延長線上にあり、高速性では、ワイアード ロジックには一歩ゆずります。むしろ、プログラムにかかる機能面の柔軟件が大 きなメリットです。また。多機能化することが比較的容易であり、故職時に自己 診断をさせることすら可能です。マイコンボードとして決定された能力の限界以 内であれば、同一の規格化された基板を何種類もの製品に応用することができ、 開発コストの引き下げに効果が期待できるようになります プログラムもモジュ 一ル化し保管をすることにより、経験の蓄積ができ開発期間の短縮が図れます。 マイコンシステムの設計にあたっては、ハードウェア(以下、ハードといいま す)とソフトウェア(以下、ソフトといいます)の分担を決定することがポイン トになります。同路設計とプログラム設計の前段階としてのシステム設計といわ れる作業です。往々にして、電子技術者が設計したシステムはハードにウエイト がおかれてしまう傾向があります。ハード、ソフト共に精通した人が、目的の機 能と、開発コスト、ランニングコスト、メンテナンスコストなどすべてにわたっ て検討して決定すべきです。特に部品やボード。プログラムの標準化という意味 から、将来にわたって要求される機能の変動を見通すことが重要になります。 夢 動要素はソフトの分担とし、メモリの交換だけで対応できなければなりません。

優してコンピュータの特質を考えるならば、タイミング的に不可欠な部分をハード化し、他はソフトで実現する方法に利があるといえます。ハードを最小限に 止めることは、材料費、経年劣化、故障率を低減するうえで有利であることは明 白です。

マイコン適用分野

- 大周小異の機種が多く、いちいち論理素子で構成したのでは設計に手間がかかり すぎるもの ── 端末装置、NC 機器
- 納入先ごとの変更があるもの ──── ビル防災システム、ホテル管理システム
- あとで変更のあり得るもの - ● 自動販売機。料金計算機
- ■開発時間の限られる場合 → ハードウェアは標準品を使い、プログラムだけを入れ換える



必要条件

Z-80 ファミリの特徴

Z・80はインテル社が構発した8ビットマイコン8008からの進化の流れを くみ、8ビットプロセッサとして一切の完成を見た製品です。デビューのタ イミングがマイコンの普及期と一致したこともあり、多くの技術者に受け入れられた。標準的な体系を備えた汎用プロセッサです。

5ポルト単・電源、単相クロック、16ビットの減算などの機能を持ち、発表当時としては極めて先進的なマイコンでした。さらに機能を光実した8ビットマイコンは280以降も開発されています。しかし基本的な考え方は、2~80を踏襲したものがほとんどです。すでに普及した基本体系を変えないことが、開発装置などの環境や技術者のソウハウをはじめとする蓄積衰縮の有効活用を可能にし、容易に市場展開ができるのです。

初期のZ-80ファミリは、N-MOS プロセスでしたが、その後より低消費能力を 求めて C-MOS プロセスへ移行し、処理速度、動作温度範囲、動作電圧範囲、パッケージなどユーザの選択範囲を広げるべく、いろいろなバリエーションがそろっています。

機器の小型化の動きは複数の LSI を 一の LSI に集積することさえ要求し、コ ア 方式といった単純化。同一化された開発手順で、用途別に特化された ICI ASIC」 を次々に集み用すことが可能になりました。 Z-80 CPU を核とし 同辺機能を取り 入れたワンチップマイコンも各社から発表され、プロクラム領域を外部におくこ とのできるタイプのものは、検証数の少ない用途でも結集権 LSI のメリットを取 り入れることができ、各ばれています。 制み込む場辺機能はいろいろな組み合わ せかあり得、メーカでは各種の製品をそろえています。 最近では、Z-80 の弱点と されていた、乗除弊命令などを追加した CPU コでもあり、またZ-80 ファミリ以 外の A/D コンバータやオペアンプ、コンバレータなどもそろえて、ますます選択 の幅が広がり、使いやすくなっています。

Z-80 ファミ!

- Z -80 CPU (Central Processing Unit)
 - ------ Z -80 P10 (Parallel Input/Output Interface Controller)
 - → Z-80 GTC (Counter Timer Circuit)
 - Z -80 DMA (Direct Memory Access)
 - Z -80 SIO (Serial Input/Output Interface Controller)

59 75

- 8 ピット標準アーキテクチャ
- 割り込み機能 ── コントローラ不要、プログラムが簡単
- レジスタ群 ―――― プログラム容量の圧縮・スピードアップ
- 命令セット プログラム容量の圧縮・スピードアップ
- リフレッシュ機能 → ダイナミックメモリ使用可能 → コストダウン

命令セットの特徴

- 8ビットマイコン標準的命令体系
- レジスタ、メモリのビットのセット、リセットテスト
- メモリブロックの転送、サーチ、入出力
 - 2の補数をとる命令
 - 4 ビット単位のローテーション
 - ●整理されたニモニック(暗記用命令コード)

CPU JF ASIC


イコンは大量生産の得意な半導体ノーカと、少量生産でも大規模集積同路の思恵を襲りたい電子機器メーカのギャップを埋める。 型のかけ橋として登場したわけです。 Z-80 ファミリでは個別の機能ユニットをそれぞれの LSI としてまとめ、ユーザは必要とするシステムを、LSI の組合わせで構築するという方法で、これを実現してきたのです。ところが、小ささへの価値数が高まるにつれて、複数 LSI の組合わせを1側の LSI に集積したいという要求が強くなり、比較的量産数の少ない分野でもワンチップマイコン導入の動きが起き、しかも応用分野ごとの異なった要米仕様を満足する必要が出てきました。 半導体メーカは、両・的な製品構成から抜け出て、応用範囲を拡大すべく、それぞれのユーザの要家に合う製品をラインナップしたいところですが、これまでの大規模集積回路の開発手法では自すと規模があり、対応を模索してきました。

ASIC(Application Specific IC) [エイシック] というのは、特定用途向け IC と訳され、適応範囲をなげることを考慮せず、文字とおり特定用途だけを対象に 考えて、LSI を開発する手法あるいはその製品のことで、新たな要望仕様に対する カスタム LSI を比較的容易に実現できるものです。個別の LSI に相当する機能セ ルを、それぞれの応用に製産な組合わせで選択し、一つの LSI 上に作り込む方法 で、システムオンチップとも呼ばれます。

CPU コア ASIC は CPU を核として必要な機能を組込んだ LSI で、あたかもブ リント 基板上に CPU と周辺 LSI を並べてできるワンボードコンピュータのよう に、シリコンチップ上に機能セルを並べてできるワンチップマイコンなのです。 この CPU コアとして、最も普及している Z-80 CPU を使用できるメリットはは かり知れず、すでに数社の半導体メーカから発表されています。

しかし、いかに ASIC といえどもある程度の数量退販がないと生産ラインに乗せることはできませんし、数量退販が退込めれば価格的に有利になります。 牛苺 体メーカでは数量退機がないユーザのために、いろいろな組合わせを持ったコア マイコンをあらかじめ用蔵し、対処しています。

システム構成に必要な LSI の組合せ



必要な機能を一つのシリコンチップ上に集積した IC



Z-80 CPU


 □ PU (Central Processing Unit) は Z 80 ファミリの中様をなすものであり、 ファミリの幹格を決定する中心要素です。なお、ファミリで CPU 以外の LSI を、周辺 LSI とかペリフェラルと呼ぶことがあります。

Z-80 CPUには8ビットの視用シジスタが12個あります。2個をつな行で16 ビットレジスクとして使用することもできます。インデックスレジスタは2個あり、他にスタックボインタ、プログラムカウンタ、割り込みベクトルレジスタ、メモリリフレッシュレジスタ、フラグレジスタ、アキュムレータがあります。 これらのレジスタや命令を解析し実行する制御部や演算部の働きは、以下の項

外部環子には、アドレスバス16本、データバス8本、システム制削線6本、CPU 制御線5本、バス制御線2本、それにクロックと電源が出ています。 園で、トラ イステートと記入されている嬢子は、"H"と"L"の三値状態のほかに、縄子と 内部が電気的に切り難された"ハイインビータンス" 状態を持つものです。 動作 と関係のないときはこの状態になっており、外部からの負荷にならないようになっています。

Z-80 ファミリは、使用可能なクロック間波数により、いくつかのバージョンに 分けられています。また、停止時に消費電流を減らす機能が付いたものや、特に 高射軽度の要求される用途向けなど、さまざまなバリエーションのデバイスが作 られています。

で解説します。



Z-80 PIO

○ PUの次によく使われるのが、この PIO (Parallel Input/Output Interface Controller) です。CPUからの信号を受けて、外部の装置に出力したり、外部装置からの信号を受けて、CPUへ伝えたりするデバイスです。


CPUの信号は、データバスを入出力以外の用途にも時分割で共用しているため、人変複雑な信号になっています。PIOは、この中からある特定の時点のデータバストの信号をとらえて外部との受け渡しをするためのもので、一般にラッチと呼ばれるロジックに、使いやすい機能を付け加えた LSI といえます。信号は8ビットを並列に扱います。動作は次の周つのモードがあります。


モード0 出力モード
 モード1 人力モード
 モード2 人出力モード
 入・出力する。

モード 3 ビットモード (ビット単位に入力,出力を選択できる)

モードやその他の動作条件は、CPUからの信号により内部の制御レジスタに制 御ワードを書くことによって設定されます。割り込みは CPU と PIO(または他の ベリフェラル) のみで制御され、優先順位の決定や、どのベリフェラルからの割 り込みかの解析や、割り込み処理プログラムルーチンからのリターンは、自動的 に行われます。

PIO の内部にはほぼ同一のボートが二つあり、それぞれ別の動作モードで使う こともでき、割り込みも2 呆暁発生させることができます。優先順位は、A ボート → B ボートの順です。





Z-80 CTC

■ TC (Counter Timer Circuit) は、パルスのカウントダウンをする LSIでは、不特定問期の外隔パルスをカウントし、設定数になると割り込みを入れたり、ゼロカウント出力を用したりすることができます。不特定なパルスでなくクロックのような決まった関期のパルスをカウントすることにより、タイマとしても使えるわけです。

何個目のパルスで割り込みまたはゼロカウントするかの設定や、カウントパルスのエッジ(立ち上りか立ち下りか)の選択などはCPUからの書き込みによって プログラムされます。またカウントの途中での残り数は、CPUがカウンタの内容 を読み出すことによって知ることができます。

設定できる数は1~256までですが、くり返して何回目かの割り込みでカウント 終了することにより範囲は広がります。また、ゼロカウント出力を次チャネルの カウンタへ入れてやれば、256。までが扱えます。したがって、n 関つなげば256° となります。

1 個の CTC には関つのチャネルか内蔵されていて、別々の目的に使用することができます。 ただしピン数の関係で 4 個目のチャネルは、ゼロカウント/タイムアウトの出力が出ていませんので、 割り込みによりカウント終了となる使い方しかできません。

システムクロックのカウントダウンによるタイマとしての使用時は、プリスケーラによってクロックを 16 または 256 分間したパルスをカウントします。タイマの起動は自動的に行うことも、また外部トリガによって行うこともできます。





CLK/TRG, CLK/TRG, CLK/TRG, CLK/TRG ZC.TO, ZC.TO, ZC.TO,



Z-80 DMA

▼ もり内、あるいはノモリと人出力(IO)ボートとのデータの転送は、通常 はCPUが一度レジスタへ読み込み、次に書き出すという方式で行います。 Z-80には、単命合で・強の模数のデータを販送するプロック転送合かがあります。プログラムステップ数は少なくなり、便利ではありますが、転送に要する時間は、1パイトずつくり返しループを実行して、転送するのと大差ありません。この転送の作業だけを高速に行う周辺 LSI が DMA (Direct Memory Access)です。

CPU から、あらかじめ転送されるデータの入った元のアドレス (ソース) と転送先のアドレス (ディスティネーション) と、転送するバイト数を DMA 内のレジスタへ終き込めば、自動的に 折定の転送を行います。 ソースまたはディスティー・ションは、自動的に カウントアップを止ますが、特定の入出力ポートへ次々に出力または入力するときはカウントアップを止めておくこともできます。


転送だけでなく、転送しながら。あるいは転送をせずに指定されたビットバターンとデータのビットバターンの一致をチェックすることもできます。これをサーチと呼んでいます。サーチの終了 (一致) は、転送終了とは区別できるよう削り込みがかかります。

DMAが動作申は、アドレスバスやデータバスは占有されますので CPU は持ち 状態になりますが、指定により CPU 優先として 1 バイト単位に転送することや、 外部ロジックからの切り換えにより CPU へバスをあけ渡すこともできます。


DMA や SIO を使うシステムは、かなり大がかりなものになります。

本書では、初歩的な内容をわかりやすく解説することが主目的ですから、これら を対象からはずし、次のステップでの修得を期待します。

通常の転送 (メモリ→メモリの場合)



DMA 転送(メモリ→メモリの圖合)




Z-80 SIO

P IO は、データを集例に入出力するためのポートコントローラですが、この SIO (Serial Input/Output Controller) は、データを直列に、すなわち時 開経過に従って入出力するポートコントローラです、電話回線を使って長距離の 通信を行なう場合はもとより、同一機器の巨体内でもケーブルが長くなる所は、 データ通信線の数が少なくですむシリアル伝送を利用することがあります。もち みん他の条件が同一なら伝送速度はパラレルの1/8になることはやむを得ませ


シリアル伝送の方式には、同期・非同期、バイト指向・ビット指向をどがあり、 また適高速度や電圧、能流など、何種かの規格があります。コントロールプログ うムと外部付加回路によってほとんどの方式に対応できる。 きわめてぜいたくな 機能を持った LSI です。

この SIO のチップ (LSI の中のシリコンウェハ上の本体)は 41 観の外部端子を 持っていますが、パッケージは 40 ピンであるため、外部ピンに接続されない端子 があるもの 2 機類と、2 木の端子を 1 本のピンに接続したものの合計 3 種類の SIO があります。これをボンディングオブションと呼んでおり、SIO-0、SIO-1、 SIO-2 と区別しています。

SIO はきわめて多機能であるため、すべての動作を理解しようとせず、シリア ル伝送の方式を理解したうえで、SIO の機能の必要な部分を使用するよう考える のが効果的です。



- 外部装置から送り込まれるデータバスの内容を示ある 瞬間をとらえて(10サイクルに) CPU 側のシステム データバスに送り出す。
- CPU 側のシステムデータバスの内容を、ある瞬間を とらえて保持し、外部装置への受け激しのタイミング をとる。



- ●外部装置から送られてくるデータ線上のパルス列を、8 ビットの並列データになおし、CPU 側へ送り出す。
- 8 ビットの OPU 側データバスの内容を、時間と共に順次、データ線へ送り出す。
- ■上記に必要なコントロール信号、内容の検査をするための付加情報を扱う。

メモリの種類と用途

▼ イコンシステムで使われるメモリには何種類かありますが、現在ではほど 人どが事準体素子で構成されるLSIメモリです。

LSI メモリは ROM (リードオンリーメモリ)と RAM (ランダムアウセスメモリ)に大別されます。ROM は青き込みに特別な装置が必要で、CPU からの書き込みはできません。ただし電源を切っても内容は消えないため、プログラムを入れておくのに主に使われます。RAM は、CPU からの書き込みができますが、電源を切ると内容は消えてしまいます。

ROMには、マスク ROMと PROM(プログラマブル ROM)があります。マスク ROM は中導体 下場で生産する球点で内容が決定されてしまいますので、同一内容の量産に適しています。PROMは、ROM ライクという装置で書き込みますが、一度替いたら変更できないもの(バイボーラ型 PROM)と、電気信号で消まできる EEPROM(エレクトリカルイレーザブル PROM)と素外線原射により消去できる UVEPROM(ウルトラバイオレットイレーザブル PROM)があります。一般的には UVEPROM を単に EPROM と呼び、多く使用されています。

RAM は SRAM (スタティック RAM) と DRAM (ダイナミック RAM) があります、DRAM はフリップフロップにより構成されたメモリで、使いやすい特徴があります、DRAM はコンデンサの電荷部積を応用したメモリですから、時間として、再び同一内容を書き込むようにします。これをリフレッシュといい、Z-80では、CPU が命令コードを解析している時間を利用して自動的にリフレッシュする機能を持っています。コスト的にはメリットがあるのですが、ドライブのインタフェースが複雑になり、むずかしを分残ります。設定ではメモリ内部にリフレッシュ機能を持ち、疑例に、SRAM と何様に使える DRAM もあり、疑似 SRAMと呼ばれています。また、電源を切っても内容の消えない不祥発性 RAM、NVRAM にエアイラム)が普及しはとめ、理想的な平等体メモリとして、多方面に使われるようになってきています。


使い方による分類



主に

ROMはプログラムを書いておく RAMは一時記憶用データ格納 読み出しだけだが電源を切っても 消えないから 読み書きできるから

よく使われるメモリの例



メモリは容量、生産工程、バッケージなどが各種あります。 メーカのマニュアルによって適当なものをさがすことも重要 な仕事です。

ビットパターンと 16 進表現

■ PU 内部や入出力信号線は、電気的に電圧が高い状態と低い状態の二つで、 意味を持つようになっています。1 本の電線では信号か付る、無い、の二つ の状態でしかあり得ませんが、複数の電線を一束にして考えると、途・低の組合 わせは2の黒糸で増加します。アドレスバスは16本ありますので、16本の電線の 高・低の組合わせは2⁸⁸=66536とおりになります。すなわち、CPU の出すアドレス 気候した。10年の大きないます。10年の大きないます。10年の大きないます。10年の 大学・アータとしては2⁸⁸=256とおりの機動が得られます。10年の数回に分割してや りとりをすれば、理論的には無限の組合わせが得られます。8本では変態としては 0~255までしか表現できないはずですが、実際にはもっと広い範囲の数値を扱え るのはこのためです。

一つの2 飯鉄整を表現する単位をピットと呼びます。アドレスバスは16 ビットです。 電圧の高い状態のことを "H" または "1" と呼び。 低い状態のことを "L" または "0" と呼びます。 16 世 を 16 画並 べてもよいのですが。 長くて扱いにくいので限ります。 そこで "1" と "0" の 相合わせ (ピットバターン) を 2 道数とみなして、これを 16 進数に変換して扱うと大変観利になります。 要するに、ビットバターンを 4 指ずつ反切って"1"。 "0" の組合わせに名前を付けたと考えればわかりやすいでしょう。 名前は数学の 0−9。 次が 10 でもよいのですが、2 桁になってしまうので A と呼び、次に B、C 下まであります。 0−F で 16 ありますので 16 進数になるのです。 本書でもビットバターンをいちいち書くのは大変なので、16 進数で表現します。 その場合は後 に H を付けて 10 進数と区別します。 2−80 のアセンブリ語でもこのように書く決まりになっています。 またマシン語の命令も本来はビットバターンで表現される はずですが、一般的に 16 能数を知で扱います。

演算はビットパターンを2進数として行います。普通は0~255(8ビットでは) になりますが、符号を付けて-128~+127として考えることもできます。どちら をとるかでプログラムは異なります。 

スイッチが上に倒れている (下に倒れている)

の ランブが高僧している(当まている)

2 00

0 0

などを"1"というとき、()内のときは"0"という→ 11/11 PM

た (右欄),

※ 4つ要素が並ぶとすると下のとおり16とおりのパターン(組み合せ)が考えられる。

1011 B

1 1 0 1 D 1 1 1 D E 要素が16だつたら → 216 = 65536とおり

 パターンを2 進敷と見なすと名前は16 進数になる。 コンピュータ内の演算はこのパターンを2 進数と見なすことにより数値を表現して行われるようになっている。

いちいち書くのは大変なのでパターンに名前をつけることにし

たつた8本の電線(信号)でも256とおりの状態を表現することができる。

- "1" のことを "H" (high), "0" のことを "L" (low) と呼ぶこともある.
- ●普通は "0" になっていて、"1" になったら「信号がある」と決めておけば、"1" のことをアクティブという。
- ●普通は *1" になっていて、"0" になったら「信号がある」と決めておけば、"0" のことをアクティブといい「この信号は■論理だ」という。

プログラムの実行

★ モリに書き込まれているプログラムは、マシン語です。マシン語は美数字の組み合わせで、人間の目にはきわめてわかりにくいものですが、たとえば「AとBを加えてAに入れよ」とか、「止まれ」とか、「Aの内容を10番のボートへ出力せ」といった命令にそれぞれ付けられた番号をのです。CPUは、日本語や英語で書かれるより、番号のほうが簡単に見分けることができます。

プログラムの書き込まれたメモリには、これも番号=番地 (アドレス) が付け られています、実行するときは、まずゼロ番地に番かれた命令から確決1ずつく りあげていきます。ところが命令の中に「何番地へ飛べ」というのがあると、1 す つくりあげるのではなく、指定の番地へ飛び (ジャンア) ます。また「前の滚算 の結果がゼロならは何番地へ飛び」という命令では、条件によって、ゼロなら飛 び、ゼロでなければ次の番地の命令を実行します。

サブルーチンコール命令があると、指定された番塊へ飛び、そこから順次実行 し、最後に付けられたリターン命令で、先ほど飛んできた番地の次へ戻ることが できます。同じ手順を何度も使いたいときによく使う方法で、飛ぶ前のプログラ ムをメインルーチン、飛んでくるプログラムをサブルーチンと呼びます。

サブルーチンとよく似ているのが割り込みです。割り込みは、命令があって特 定の帯地へ飛ぶのではなく、電気保予がCPUの割り込み信号操作に与えられる と、どこの命令を実行中であってもある特定の番地へ飛び、リターン命令で元の インルーチンへ戻ります。この特定の番地に置かれたプログラムを割り込み処 理ルーチンと呼ばれます。

CPU内には、プログラムカウンク(PC)と呼ばれるレジスタがあり、この内容で、いま実行すべき命令の入っているメモリのアドレスを示すようになっています。一つの命令を実行するたびにこのPCを増やし、次の命令のアドレスを指します。また、特定のアドレスベジャンプするようなときは、PCへ飛び先のアドレスを強調的に入れることにより目的を達成します。



- (注) ここではビットパターンの 名前で書いたが、メモリに はビットパターンそのもの が記憶されている。
- メモリにはプログラムを命令番号で入れておく。
- 最初は0000番地の命令を実行する。
- ●次々に先の番地を順序よく実行する。

●0002番地にある命令(200番地へ行け)を実行すると、次は200番地にある命令を実行する。

- 次々に先の番地を順序よく実行する。
- ●0202番地にある命令(止まれ)を実行すると、 そこで以後の実行をやめ停止する。

CPU の信号のやりとり

■ PUにはたくさんの信号入出力線が出ていますが、これらの信号線を使って、基本的な六つの動作を時分割的に行います。それぞれをマシンサイクルと呼びます。

1. フェッチサイクル (M1 サイクル)

メモリに書き込まれているプログラム命令を CPU 内の命令解析用レジス タ (インストラクションレジスタ) へ読み込み、解語する

2. メモリリードサイクル

メモリからデータを CPII 内のレジスタへ添み込む

3. メモリライトサイクル

CPU 内のレジスタからデータをメモリへ書き出す

4. IO リードサイクル

入力ポートからデータを CPU 内のレジスタへ読み込む。


 IO ライトサイクル CPU内のレジスタから
 リフレッショサイクル

CPU 内のレジスタからデータを出力ポートへ書き出す。

DRAM をリフレッシュするためのアドレス信号を出す。

以上のほかに、一連のサイクル動作ではありませんが、単独の意味を持つ信号 が七つあります。

- 1. ウエイト; クロックサイクル数を増やす。
- インタラプト:割り込み要求。
- 3. ノンマスカブルインタラプト:ノンマスカブル割り込み要求。
- 4. リセット:初期状態に戻す。
- バスリクエスト: CPU の動作を停止させバスを空け渡す要求。
- バスアクノリッジ:バスリクエストを受け付けた返事。
- 7. **ホルト**: CPU がホルト命令を実行し, 停止状態に入ったことを外部へ知らせる。



は一連の動作(マシンサイクル)で、アドレス情報と テータの受け渡しを伴う。

は情報の受け渡しは伴わない。

データバス, アドレスバスと システム制御信号

PUにある8本のデータパスは、CPUと外部とのデータを出し入れするための信号線です、CPUの動作サイクルによって乗ってくるデータの意味は異なります。フェッチサイクルでは、メモリから命令コードが乗ってきますし、メモリリードサイクルではメモリからデータが乗ってきます。またメモリライトサイクルと IO ライトサイクルでは、CPU内のレジスタからのデータがデータバス上に乗せられます。

このようにデータバスは、その時々によって種々の信号の出し入れに使われます。

また、アドレスバスもフェッチサイクルでは実行すべき命令の入っているアドレスが出力され、メモリリード、ライトサイクルでは、流んだり薄いたリするメモリのアドレスが出力され、また、10ライト、10リードサイクルでは、入出力すべき10ポートのアドレスが乗せられてきます。

データバスにせよ、アドレスバスにせよ、目的の異なる信号が次々に乗せられますので、現在の信号は何を意味するかを識別するための、別の信号線が必要になります。リード(RDI)、ライト(WR)、メモリリクエスト(MREQ)、10 リクェスト(10RQ)、エムワン(10RC)、リフレッシュ(10RFSH)の各信号の組み合わせが、の役割をしています。実際にはこれらの各信号がすべて同時に出たり、止まったりするのではなく、それぞれのタイミングで変化します。アドレスバス、データバスの占有時間も目的により異なります。

CPU の信号のうちデータバスとアドレスバスだけは正論理。すなわち、1のとき "H" レベル、0のとき "L" レベルとなります。他の信号線はすべて負論理で、普段信号のないとき "H" になっていて、必要なときだけ "L" になります。

負論理の信号名の略称には--(バー)を付けて表わします。

システム組織指景線

エムワン (MT)

メモリリクエスト (MREQ) IO リクエスト (IORQ) リード (RD) ライト (WR) リフレッシュ (RESH) これらの組合せでアドレスバスに 乗っている情報。データバスに乗 っている情報あるいは、CPUガ データバスにどこから情報を乗せ てもらいだいかを表現している。

★CPUは命令の内容によって、送り出すべき情報を送り出し、要求すべき情報を受けとる。

情報はデータバスを使う。

送り先や要求先は、システム制御信号とアドレスパスで指定する。

*メモリや10 ポートなど周辺回路は、上の CPU の要求に対しある時間内に正確に応答しなければならない、これは乳用 CPU の場合ユーザの利用技術に対かっている。

命令語の構成

マ シン語の命令は、一つの機能を持つ命令が1~4 バイトで構成されます。 1 バイト命令は、オペコードだけで意味を持つ命令です。

2 バイト命令は、オペコードと、オペランドに記述された数値を次の1バイトに 持つものと、2 バイトで一つのオペコードを意味するものがあります。


3 バイト命令は、オペコードと、オペランドに記述された数値を次の2 バイトに 持つものと、2 バイトのオペコードと1 バイトのオペランドを持つものがあります。

4 バイト命令は、2 バイトのオペコードと 2 バイトのオペランド情報により構成されます。

オペコードが2パイトにわたる命令は2-80特有のものです。最初の1パイト をフェッチし解説した時点で、2パイトのオペコードを持つことがわかりますから、あと1パイトをフェッチ上解説します。したがって、フェッチサイクルか二 つあり、エムワン(M1)信号も2同出されます。

CPUは、この1-4バイトで構成される命令をフェッチサイクルとメモリリードサイクルを起動して全部読み込み、意味を解析し実行します。これが終わると次の命令へと順次読み込み、解析、実行をくり返していきます。

一つの命令を実行する一巡を、**命令サイクル**(インストラクションサイクル) と呼びます。



命令の実行

石川 として〔LD A、(/m)〕という命令を分解してみましょう。

この命令には、3Aという最好が付いていて、CPU内部では、この番号で意味がわかるようにできています。3Aの次に、二の情報。1と mが連続している3パイト構成の命令です。 具体的には「/m 番地のメモリの内容を CPU内の Aレジスタへ入れよ」という意味があります。1と m は各8ヒットで、メモリアドレスは16ビットで表わされますので、二つで、一つのアドレス情報になります。このときメモリ上には / (上位) と m (下位) を反対にして、m. / の順で並べる規定になっています。

M1サイクル (フェッチサイクル)

プログラムカウンタ (PC) の内容で示される番池から3Aをフェッチする、 CPU内のインストラクションレジスタへ入れてこの意味を解析すると、次に 何をすべきかわかり以下を実行する。PCに1を加える。

M2サイクル (メモリリードサイクル)

PC の内容番地より m を読み込んで制御部のレジスタへ一時格納する。 PC に 1 を加える。


M3サイクル (メモリリードサイクル)

PCの内容番地より1を読み込んで制御部のレジスタへ一時格納する。 PCに1を加える。

M4サイクル (メモリリードサイクル)

制御部のレジスタへ格納した1とmにより一つのアドレス1mを構成し、1m 帯地の内容を読んでAレジスタへ入れる。

以上の四つのマシンサイクルによって命令を実行したわけですが、命令の内容 によって、それぞれのサイクルの組み合わせは異なり、サイクル数も異なります。 ただし、どんな命令でも必ず。フェッチサイクルが最初に起動され、フェッチし た命令の内容によって次に何をするが決定します。



- ① 0015番地の命令を実行する順番が くると、CPUはアドレスパスに0015 を乗せ、システバ制隊債長はメモリか
- を乗せ、システム制御信号はメモリからの命令読み込みを要求する。 ② メモリはこれに対し0015 ■地の 中身をデータバスに乗せる。
- ③ CPUはこれを受けとり命令の意味を解析する。

以下解析の結果

- ④ CPU はアドレスバスに 0016 を乗せ、システム制御信号によりメモリからの膝み込みを要求する。
 - 5の読み込みを要求する。 ⑤ メモリはこれに対し0016番地の 中身をデータバスに乗せる。
 - ⑥ CPUはこれを受けとる。
 - ⑦ 同様に0017番地の中身も受けとる。⑧ いま読み込んだ0016と0017番
 - 地の中身をつないで0205という値 を作り、これをアドレスバスに乗せ、 システム制御畳号によりメモリからの 疑み込みを要求する。
 - ③ メモリはこれに対し0205番地の 中身をデータバスに乗せる。
 - ⊕ CPU はこれを受けとり A レジスタ へ入れる

① - ③ がフェッチサイクルで、各命令実行 ごとにまずこのサイクルに入る。

アセンブラ記法のルール -1-

16 進数で表現されるマシン請命令では、人間には覚えにくくわかりにくいため、 直然に訴えるような英語の略語 (ニモニック) を対応づけたのがアセンブリ言語です。 アセンブリ言語で書かれたプログラムをソースプログラムと呼びます。 ソースプログラムをマンジ語に、自動的に置き換えるプログラムがアセンブラです。 このアセンブラブログラムが読み込むソースプログラムの書き方には、一定のルールがあります。

ラベルはアドレスに付ける仮の名称です。この命令のアドレスへジャンプした り、参照したりするために必要なところだけでよく。付けなくてもよいのです。 英文字で始まる6 文字以内の変数字列で、後で見てわかりやすい名前を付けます。 オペコードは命令語のニモニックです。CPU の持つ命令の中から必要なものを 選んで使います。

オペランドは、オペコードによってはないものもあります。一つだけのものも、 "、"で区切って二つ必要なものもあります。二つ必要な命令の場合は、前に海 くのがディスティネーション、後に消くのをソースといって、ソースからディス ティネーションへのデータの移動を意味します。ソースまだはディスティネーションをかっこでくくるときは、かっこ内のアドレスのメモリに入っている内容を 症味します。かっこ内がレジスタタのときは、そのレジスタに入っている内容を アドレスとしたメモリを意味します。

コメントはプログラムをあとで見たときに、わかりやすくするために必要なことをメモしておく所です。 的確なコメントを豊富に付けられたプログラムは、誰が見てもよくわかり、大変便利なものです。

アセンブリ 言語で書く命令には、上のようにマシン語命令に変換されるものの はかに、疑似命令といって、マシン語に変換されずに、アセンブラブログラムに 対して指示を与えるだけの命命もあります。また。アセンブラブログラムがマク のアセンブラと呼ばれる場合は、1命令をあらかじめ別に定義された数側以上の マシン語命の野に変換するマクロ命令といったものも使うことができます。

オペコード(ニモニック) ディスティネーション オペランド この定数が16 道券現であることを明示する。 LOOP LD 日レジスタの内容を A レジスタへ入れよ ADD A.B A レジスタヘ B レジスタの内容を加えよ LD HL, 0802H HLレジスタへ定数 0802H を入れよ LD HL. (0802H) HLレジスタへ0802 番地のメモリの内容を入れよ A, (HOC) TUO ODIT 番地のIO ボートへ A レジスタの内容を出力せょ IN A. (OOH) A レジスタへOOH番地の IO ポートから読み込め JP LOOP LOOP 養地へ飛び、その命令以下を実行せよ JOB1 LD (HL), A HT. レジスタの内容をアドレスとするメモリへ Aレジスタの内容を書き出せ END プログラムの終了もアセンブラプログラムへ知らせる

10	20表記	8.7

	ディスティネーション	y - a
レジスタモ	レジスタ	レジスタ
定		定 数
(レジスタ名	レジスタの内容アドレスのメモリ	レジスタの内容アドレスのメモリ
(定 数	定数アドレスのメモリ	定数アドレスのメモリ

16 進表現で、最上位が A~F のアルファベットになるときは頭

に 0 を付け、ラベル名と区別する.

例) A000Hは0A000Hと書く

アセンブラ記法のルール -2-

行の先端、すなわち前の行の最後に付けられたC/R(キャリッジリターン)の次に総く文字列は、ラベルです、炎火文字に続く美数字の組み合わせで、6文字以上は無視されます。ラベルの文字列の直接に":"コロンがあれば、行頭でなくてもラベルとみなされます。ラベルを付けない行は、1個以上のスペースをラベル代わりに入れておきます。

ラベルと1個以上のスペースで区切られた後にオペコードを書きます。命令表の中から選んでください。全部で74あります。

マペコードと1個以上のスペースで反切られた後には、そのオペコードに対す るオペランドが続きます。二つ必要なときは","コンマで区切ります。このオ ペランドは、レジスク名、16 進表現の定数、10 進表現の定数、フラグの扶腹(分 岐の条件)名、を書きます。定数は、他の命令に付けたラベルを書いてもよく。 ジャンプする場合などは特に絶対番地を計算しなくてもよいので便利です。オペ ランドのソースやディスティネーションに()かっこを付けたときは、その内 容を循地とするメモリの内容を意味します。

オペランドに帯く定機は、10 進表現で酔いてもよいし、16 進表現で酔いてもよ いのですが、16 進表現で沸くときは、 彼に H (ハキサデンマルの頭文字) を付け ておきます。また、先頭がアルファベット Aードで始まるときはさらに前に0を 付けてラベルでないことを特徴でける約束になっています。

コノントは行中のどこにでも";"セミコロンがあれば、それ以後は自由にコ メントエリアとして使うことができます。ただし1行は通常80字位までで切られ ることがありますので、長くなる場合は数行に分けます。

Z80のアセンブリ言語は標準的な取り決めがありますが、アセンブラブログラムの種類(メーカや機種)により若干の違いがあります。アセンブラを使うときは、それぞれの説明時を一読してください。

: END?

RETURN TO MONITOR

```
Z80 MACRO ASSEMBLER V1.1 PAGE
                                               1
                   1 IPL
                             ORG
                                     REFRRH
                                     A. REDH : MODE
 3 FF00 3EED
                                     (0F3H),A
 4 FF02 D3F3
 5 FER4 3E37
                             LD
                                     A,037H :SLP
                             DUT
                                     (RE2H) B
 6 FE06 D3F2
                                                       COR
 7 FF08 D8F6
                    IPA:
                             TN
                                     A, (0F6H)
                                                       : ISR
 8 FFØA C87F
                             BIT
                                     7.A
 9 FFØC 20FA
                             TP.
                                     NZ, LPØ
                                             CCE WAIT
10 FERE 0610
                                              BLOCK COUNT
11 FF10 210000
                                     HL,0000H
                                                       : ADDRESS
                    LP1:
12 FF13 3EFF
                             LD
                                     B. REEH : WDC SET
```

13 FF15 D3F1 OUT (0F1H). F : WDC 14 FE17 3E3B 1 D A.038H ;ROL 15 FF19 D3F2 (RE2H), G : CDR 16 FF1B DBF6 IN A. (REGH) TISR 100 12 FE10 CR6E RIT 5.0 18 FF1F 2007 JR NZ, LP3 定数(番地)の代りにラベル 19 FF21 D8F0 IN A, (ØFØH) :DBR T#2 28 FF23 2F CPI 21 FF24 77 (HL), A IDATA LOAD 22 FF25 23 INC HL : ADDRESS COUNT UP 23 FF26 18F3 ĴŔ LP2 24 FE2R CRZE I P3: RIT 7.0 25 FF2R 20EF JR NZ, LP2 :CCE/DA WAIT

D.JN2

EXIT

コメント行 (見やすくするために一行あける)

JP

29 E000 EXIT: EQU 0E000H 30 END

マシン語会令 (オフシェクト) タイプライタキーを打って入力する アセンブラが自動的に変要する

行番号

26 FE2C 18E5

27 FF2E C300E0

- ORG: 以下のプログラムを配置するアドレスを指示する。
- EOU: ラベル名の文字列をオペランドの数倍とすることを指示する。
- END: プログラムの終りを明示する

命令の分類

ルke 能別に命令を分類すると、次のようになります.

及 8ピットロード

1バイトの情報をレジス夕間、レジスタとメモリ間で転送する。1バイト定数をレジスタかメモリへ入れる。

16 ビットロード

2 パイトの情報をレジスタ間、レジスタとメモリ間で転送する、2 パイト定数を レジスタへ入れる。

レジスタ交換

レジスタの内容を入れ替える.

メモリブロック転送

メモリ内の複数バイトのブロックを別のアドレスへ転送する。

メモリブロックサーチ

メモリ内ブロックに指定の情報があるかどうか探す。

8ビット演算、1122演算

1バイト単位の加減算、論理和、論理積、排他的論理和、カウントアップ、カウントダウン、比較をする。1まかは2の細数をとる。

16ビット演算

2 バイト単位の加減算、カウントアップ、カウントダウンをする.

ローテートシフト

レジスタ、メモリのビットパターンを回転させ、または左右へずらす。

10 進 補 正

2 進化 10 進数として扱うデータの加減算後の補正をする。

フラグ操作

キャリフラグを"1"にする。反転させる。

CPU 制 ■

プログラムの実行と、割り込みを制御する。

ビット操作

レジスタ, メモリの特定の1ビットを "O" か "1" にする. また, 判定する. ジャンプ

プログラムの実行を条件によりまたは無条件で、指定のアドレスへ移行させる。 コール、リターン、リスタート

プログラムの実行を条件によりまたは無条件で、指定のアドレスへ移行させ る。ただしこのとき、リターン命令によりもとのアドレスへ展れるような手順を なんでいる。

入力出力

指定のIOポートヘレジスタとの間で1バイト情報を入・出力する。

連続入出力

メモリブロックを1パイト単位に連続して出力する。

メモリブロックへ1バイト単位に連続して入力する。

マイナス数の表現 (2の補数)

2 進数でマイナスを表現するには、多くの場合次の手法がとられます。

4ビットだけで考えれば、ゼロすなわち0000のひとつ前の一1は1111になります。なんとなればこれに1をたすと桁上りをして10000ですが、4ビットだけで考えているので析上りを無視せざるを得ないからです



上記のとおり、4 ビットでは0~F(10) または~8~+7 を表明することができます。正数を負数に変えるには、ビットの "1"、"0" を反転させて1を加えればよいのです。

メモリ空間と IO 空間

2 ─80では接続できるメモリは缺た64Kバイト(Kは1024)です。これはアドレスバスが16本あるので、91=64Kとなるからにほかなりません、メモリとは制に10の領域として256のアドレスがあります。したがって、10ボートは256まで接続できることになります。これは、10リード、10ライトサイクルではアドレスバスの下位8ビートのみ使用しているためで、2*=256ということです。同じアドレスバスをメモリリクエスト信号により切り換えて、使用するためにメモリ空間と10°空間を別々に持ったことになります。


メモリ空間へのアクセスは、ロード[LD]命令を使い、IO空間へのアクセスは、 イン [IN]、アウト [OUT] 命令を使います。IO空間へのアクセスのほうが、タ イミング的に長い時間がとれるようになっています。

アセンブラ記法でIO 空間のアドレスを示す場合は OUT(OOH), Aのようにかっこに入れる決まりになっています。

バイト 0 8 ピットを 1 バイトと呼ぶ、8 ピットの CPU はバイトマシンと呼ばれ、 8 ピットを回席に扱うので、メモリは 1 アドレスのアクセスで 8 ピット

8というを同時に扱うので、メモリは1アトレスのアクセスで8とット(データバス8本)の読み書きが行える構成とする。

○したがって、1アドレス4ビットのメモリ(2114など)では2個、1アドレス1ビットのメモリ(4116 祉ど)では8個並列に並べる。



アドレスデコーダ

アドレスパスに出力されるビットパターンは、16本の端子から65536とおり もありますから、どのパターンのときはどのメモリを選ぶかを決めてやら なければなりません。

アドレスバスに出てくるアドレス信号のビットバターンから特定のメモリや 10 ボートを選び出すセレクト信号 (イネーブル信号)を作り出すかけです。メモ りはたとえば、256 バイトのメモリであれば、LSI の中に256 バイトすなわち。ア ドレスバス8 今分のデコーダを持っていて、内部で特定のメモリセルを選択して くれます。ところが、このメモリを複数使用するときや、10 ボート用のベリフェ ラルを複数使用するときは、CPUとベリフェラルやメモリの間にアドレスデコー ゲが必要になります。デコーダは適常74 HCシリーズなどの標準ロジック IC で 構成します。

番地だけでなく、ノモリ空間と10 空間の切り換えも、ここで行なうのが普通で

オ・メモリリフェスト (MREQ) がアクティアつまり。負債理用力ですからでしてかったときはメモリがイネーアルに、10 リウエスト (IORQ) がアクティアならば10 ボートがイネーアルになるようなロジックを組むのです。通常問題になることは少ないのですが、メモリや10 ボートへセレクト信号を出してから実際にイネーアルになり、データを受け入れまたは出力するまでの時間は、CPU の動作時間に適合しなければなりません。CPU より遅くて問い合わない場合は、ウエイト信号をCPU に与えて一時待たせるなどの方法をとります。メモリや10 ボートの必答時間と、アドレスデューケなどの遅れ時間を含めて考える必要があります。しかし、検には、この遅れは無視できる場合のほうが多いようです。

アドレスデコーダとしてよく使われる標準ロジックICは74 HC 139や74 HC 155などがあります、規格表から目的に合うものを探し出し、価格や人手状況 を検討して決定してください。

16バイトメモリのアドレステコーダ


16 バイト=21:4本のアドレスバスで16 のアドレスを表現できる



Color & Alberta

1 0 0 12 1 0 1 13 1 1 0 14 1 1 1 15

- MREQ ガノンアクティブ(負請理だから "1")
 のときはメモリセレクトはしない。
- MREQ ガアクティブ(*0")・のときだけ A₀ から A₃ のビットパターン16種により16本の出力のどわかくセレクト信号を出す。
 - ●セレクトされたメモリはデータバスとデータの 受け渡しを行う。




バスバッファ

TLのロジックICには、ファンイン、ファンアウトという概念があります。
マイコンの関辺の場合"H"と"L"のほかに、電気的に切り離されたハイ
インビーダンスの3種類の鉄態をとるスリーステートの端子が多いため、単純には考えられなくなります。2-80ファミリの出力端子は、一つのノーマルタイプの
TTLをドライブできる能力を持っています。LSタイプであれば四つまで可能です。これ以上の素予をドライブしなければならないときや、接続ケーブルを長く引き回すときは、バッファを入れなければなりません。特に扱いケーブルを使用するときは液形の乱れやノイズ筋止のため、バスドライバ、レシーバの能力に特別の考慮が望まれます。ときにはフォトカプラやシュミットトリガが使われることもあります。

ノモリなどが何枚ものボードで構成される場合、ボードの出入口のところにバスバッファを設けるのが普通です。単にバッファだけでなく、ゲートの働きもして、そのボード内のアドレスがアクセスされたときだけゲートが聞くようにしておけば、CPUに対して無駄な負荷をかけることもなく、デバックもやりやすくなります。

データバスに使用するバッファは双方向性です。リード。ライトの信号によって方向を決定します。マルチ CPU システムとしたときや、DMA を使用したときはきわめて複雑になりますので。システムのブロック化をするときには十分考慮する必要があります。

溜り込みを使用するシステムでは、ベリフェラルは、CPUがメモリからフェッチしてくる命令を横からデータバスを見ていて、割り込みからの複パを知るようになっています。したかって、データバスのバッファはフェッチサイクルではメモリからCPUへ向くと同時に、メモリからベリフェラルへも送り込まなければなりません。



■ゲートはユニットの機能により、開け閉めする場合もあるが、常時開けておき、他のゲートを制御するための情報を受けとる場合もある。

システムクロック

■ 80ファミリは、システムのすべての動作はシステムクロックに同期して 塩められますので、CPUやペリフェラルのクロック(毒)端子へ共通のクロックパレスを与えなければなりません。当然関策数が高いほど場別速度は速いわけですがLSIの性能で上限は規定されます。また別辺に接続されるメモリや人計力の端末の応答速度が進発しなければ、なんの意味もなく、単にCPUを待たせる回路が増えるだけになります。

ンステムクロック (ϕ) は単相の方形波ですが、"H" と"L" の幅がそれぞれ規定されています、したかって、構造数が規定以下であっても上限に近いときはデューティ比が50% に近くないと具合がわるい場合があります。そのときは目的のフロック関波数の2倍の限波数で発振させ、1/2 分割すれば正確にデューティ比50% のベルスか得られます。


クロックパルス 1 顕劇を**クロックサイクル**と呼びます。マシンサイクルは、クロックサイクル数個によって一つずつ進められます。1 クロックサイクルは、クロック周波数の速数 (Φ) ですから。たとえばクロック周波数が 4 MHz なら $1/(4 \times 10^6) = 0.25 \mu s$ 、8 MHz なら $1/(8 \times 10^6) = 0.125 \mu s$ となります。

TTL、7404 による簡単な発振回路



限度いっぱいの周波数で働かせるとき





リセット

■ PUのリセット(RESET) 端子へのリセット信号は、パワーオン時には与えなければなりません。CPU 以外にも同じ信号を与えます、PIO と DMA はパワーオンリセットの機能を内部に持っていますので必要ありませんが、与えてもよいのです、リセットの時間は、電影電圧が安定し、クロックが安定に与えられてから 鼓低3 クロックサイクル分(2.5MHz クロックであれば、1/(2.5×10) = 0.4 μs、したかって、0.4×3=1.2 μs) 以上です。実用上問題なければ、扱いほど安全といえます。

CPU は、このリセット信号により

プログラムカウンタ (PC)

1レジスタ

Rレジスタ

をゼロにして、割り込みモードを 0 として、割り込みを受け付けない(インタラ プトディスエーブル)状態にします。これ以外のレジスタ(もちろん、CPU外の RAM も)は変化しません。


リセット信号がレンアウティブ (負益埋ですから "H") になると、まず、セロ 路地の命令をフェッチすることから動性を始めます。もし I レジスタを使用する なら、ゼロ番地からのブログラムで I レジスタへ必要な数値を書き、割り込みモー ドを希望のモードに設定し、その他必要な初期化を行なってから、割り込みを受 け付け可の以降 (インタラブトイネーブル) にする (EI) 命令を実行させます。ま たスタックポインタ (SP) の設定もしなければなりません。

リセット付別は、パワーオン時に与えることはもちんですが、プログラムが 意図しない無限ループに入ってしまうこともあり、特にデバック中には、手動で 電源をオンオフせずにリセットできるようにしておくと大変便利です。ただし、 なんらかの動性中に不用意にリセットすると異ることもありますので注意が必要 です、リセット期間中はメモリリフレッシュ信号は出ません。


パワーオンリセット



R と C により数 ms の時定数を持たせる



マニアルリセット



パワーオンリセットも兼ねる。 スイッチのチャタリングは C により吸収される。


* リセット信号にノイズがのることを想定すると、シュミットトリ ガ回路を通した方が確実といえる。

システム構成

マコンシステムの構成は、目的によって大きく異なります。普通は CPU1 側に対して、入出力のボート数あるいはビット数を満たすだけの IO ペリフェラル、そしてプログラムを収容しきれるだけの ROM と、データエリア (ワーキングエリア) としての RAM、IO とメモリのアドレスデコーグ、クロック、リセットで構成されます。さらに大きなシステムでは DMA を採用したり CTC を追加したり、場合によっては CPU を複数にしたマルチ CPU システムとすることもあります。マルチ CPU システムと 1 間の仕事がはっきり区分できるときは プログラムが梁になり、効率がよくなる点でメリットがあります。

図は入力にスイッチ8個、帯力に LED8個、プログラムは8K パイト以下、データエリアも8K パイト以下、といった簡易なコントローラの例を示したものです。メモリは合計16K パイトですので、アドレスパスは下位14ビットだけを使い、上位2ビットはあそばせてあります。したがって、14ビットだけが有効で上位桁は何であってもよいわけです。何であってもいということは、何であってもいずれかのメモリがセレクトされてしまうので、これ以上増設することはできなくなります。10 ポートには PIO を1 側傾ってありますので、アドレスは四つだけ必要(詳細は PIO の電参照)になり、下位2 ビットだけ 有効です。

このシステムでもスイッチをマイクロスイッチや光センサに、LEDをリレーや ソレノイドに変えれば、メカニズムのコントロールロジックを置き換えたり、簡単なシーケンスコントローラとして実用化することができます。



最小値と最大値のみを記入した

53


フェッチサイクルの動作


□ つの命令を実行するとき、最初に CPU はフェッチサイクルに入ります。ア ログラムカウンタの鎮に示されるアドレスのメモリからオペコードを読み込み、解析します。そしてプログラムカウンタに 1を加え、次の読み込みに備えます。

フェッチサイクルが始まるとアドレスバスにプログラムカウンタの館が乗せられ、同時にエムワン(MT) 信号が "L" すなわちアラネップになります。アドレスバス上のデータの変定するのを持ってノモリリクエスト (MREQ) 信号が、かなフリード(RD) 信号がアクティブになってメモリタアクセスします。3番目のクロック T_s の立ち上がりで、CPU はデータバスの内容を読み込み(サンプリング)します。 T_s が立ち下がるときにウエイト(WAIT) 信号かアクティブになっていると、そのままの状態でウエイトサイクル T_s が T_s と T_s の間に入ります。 T_w の立ち下がりでもウエイト(WAIT)信号を調べますので、次へ進めたいときはウエイト(WAIT)を、ノンアクティブ "H"に戻さなければなりません。 応答の選いメモリを使うときに、これで時間待ちきせることができます。 T_s では DRAM を リフレッシュするためのリフレッシュアドレスがアドレスバスの下位フビットに 出され、リフレッシュ(RFSH)信号も同時にアクティブになります。 メモリリクエスト (MREQ) 信号はアドレスバスか安定しているであろう別間にアクティブになります。

リフレッシュ中は、CPU の内部では命令の解析が行われ、次のサイクルに何を すべきが判断していきます。8ビットの汎用レジスク間の転送命令などでは4ク ロックのフェッチサイクルだけで実行を完了してしまいます。

フェッチサイクルのメモリリクエスト (MREQ) 信号は、データバスをサンプリングする約1.5 クロック前に出されますので、この時間内にメモリが応答しなければなりません。しかし問題になることは少なく、万一のときもウエイト(WAIT) 信号で解決できます。





メモリリードサイクル


メ モリからデータを読み出して、レジスタや他のメモリへ転送する命令の1 サイクルとして、メモリリードサイクルへ入る場合と、命令語のオペランドを読み出すためのメモリリードサイクルがあります。 動作ほどちらも同じで、 適常*13 クロックサイクルの間に気行されます。


アドレスバスに読み込むべきアドレスが選出され、これが安定するのを得って メモリリクエスト (MREQ) 信号とリード (RD) 信号が同時に出されます。2番 目のクロックは、メモリが応答し、デークバスへ情報を乗せてくるのを得つ時間 です。もしメモリの応答が間に合わない場合には、立ち下がりの崩後にウエイト 付号を入れることができます。3番目のクロックの立ち下がり時点に、CPU はデ ータバスのゲートを開き、内部へデータを読み込みます。

リード (RD) 信号とメモリリクエスト (MREQ) 信号が出てから CPU が読み込むまでの時間は、フェッチサイクルでは 1.5 クロックでしたが、メモリリードサイクルでは 2.0 つックを 2.5 MHz とすると、1.2 ロックタリの時間は 400 ns 12 ですから、フェッチサイクルのときは 600 ns、メモリリードサイクルのときは 900 ns となります。したがって、アクセスタイムが 450 ns 以下のメモリであれば問題な(使用できます。

^{■ 1} 命令により例外はある。

^{*2} ns:ナノセックといい、10-9 秒。





Tw では信号はT2と同じ状態を保っている

メモリライトサイクル

■ PUからメモリに対する書き出しのマシンサイクルです。レジスタからメモリ、メモリからメモリへの転送命令などで実行されますが、サブルーチンコールのコール命令で、反り素地をスタッカへ搭納するときや、割り込みがかかったときも実行されます。いずれも同じタイミングで適常・3クロックです。前面のメモリリードサイクルとほとんど同じで、異なるのはリード(RD)信号が出事に、ライト(WR)信号が出る点と、CPUからデータバスへデータが象せられる点です。


ライト (WR) 信号は、メモリリクエスト (MREQ) 信号より1・クロック遅れて 出されます。これは、データバスが変況するのを持つためで、ライト (WR) 信号 でメモリの読み込みのケートをコントロールすることができるようになっています。


メーカの立場とユーザの立場

マイクロブロセッサは、一つの電子部品との見方からすると、その使い方は、ユ ーザの責任において研究されなければなりません、利用のIC やトランジスタでも、 メーカの発表するのは一使用例にすぎず、回路構成や原用最后の値類性については、 すべてユーザの研究や雑誌などのレポートを参考にして使用されてきました。

コンピュータと呼ばれることから、大型コンピュータ並の指導やサービスをメーカに期待すると、あてがはずれます。LSIの単価には、これらの費用は含まれてはいないからです。マニュアルも有償である場合がほとんどです。マニュアルは、指事ではありませんので、わかりにくいものです。基本的に「何をどうするとどうなります」というLSIの機能を述べ速られてあるにすぎません。 曹物や雑鉱に目を向け、いろいろな事例に接することが大切です。

^{■:} 命令により例外はある。





IO リードサイクル, IO ライトサイクル


○ボートに対するリード、ライトは、アドレスバスの下位8ピットが有効なアドレスとして使われます。上位8ピットへはなんらかの状態が出力されますので、無視しなければなりません。


イン (IN) 命令、アウト (OUT) 命令と、これらのくり返しの命令を実行した ときに、このサイクルへ入ります。


IO サイクルでは、メモリの読み、書きより長く時間を必要とすることが想定されますので、ウエイトサイクル Tw か打動的に入ります。もっと長く時間待ちさせたいときは、この Tw の立ち下がりの前後にウエイト (WAIT) 荷号を入れることになります。またリード (RD)、ライト (WR) および IO リクエスト (\overline{IO} (\overline{IO})の各信号は、立ち下がり、立ち上がりまに同じタイミングです。

イン (IN) 命令、アウト (OUT) 命令は、入出力するボートアドレスを指定しなければなりません。直接指定の場合は A レジスタとの間でのやりとりになり、ボートアドレスを n とすると (IN A, (n)), (OUT (n), A) と書きます。 開接指定の場合は、ボートアドレスを C レジスタに入れておき。 (IN r, (C)), (OUT (C), r) (ここでは A, B, C, D, E, H, L のいずれかのレジスタ) と書きます。 つはかに ノモリの一連の複数バイトのブロックを入出力するブロック入出力命令があります。

30 10 リードサイクル, 10 ライトサイクル







リフレッシュサイクル

リ フレッシュサイクルは、各フェッチサイクルの後半に行われます。 アドレスバスの下位7 ビットには、Rレジスタの内容が出力されます。 Rレジスタの内容は1回ごとに1ずつ増やされ、DRAMの1列ごとに再書き込みを行ないます。

このときはリード(RD)、ライト(WR)の信号の代わりにリフレッシュ(RFSH) 信号が出て、リフレッシュサイクルであることを知らせます。


リフレッシュは、長くでも 2ms 以内に 1 同以上行なわなければならないので、 Z-80 を最高速で働かせたときでも、16 K ビットの DRAM が襲撃になります。16 K ビットの DRAM の代表的なものに、4116 と呼ばれるものがありますが、16 K=2^{tt}で、アドレスバスは 14 ビット必要です。ところが上位、ド位フビットずつを時分割して与えますので、アドレス入力は 7 端子しかありません。リフレッシュの場合は、アビットのアドレスだけを順次与えればよいのです。したがって、Rレジスタは7 ビットとなっています。

この機能は Z-80 が開発されたころ。主流であった $16\,\mathrm{K}$ ビット DRAM を対象 に考えられたため。現在使われるメガビットクラスの DRAM では、 Z -80 の機能 とは切にリフレッシュ回路を作らなければなりません。

MOS LSIの取り扱い

DRAMの模式図 -4116





- ●アドレスパス7本へ 上位7ビット、下位7ビットを時分割で与える。
- ●いま、上位が与えられているか、下位が与えられているかを切替え信号で知らせてやる。
- ●リフレッシュの場合は、一方だけを与え、他方は全メモリセルを セレクトする、 \rightarrow データ出力は無意味 (デタラメ) \rightarrow データ出 力なし。

CPU と周辺の接続(インターフェース)

各 マシンサイクルごとにアドレスバスとデータバスの意味が変わりますの で、どの動作をしているかによって、メモリや間と10 空間のどれを選ぶ か、また、書き込みか読み出しかの切り換えをしなくてはなりません。

まず、アドレスバスをデコードして、セレクト局等を作ります。次にメモリリ クエスト (MREQ) と IO リクエスト (IORQ) 信号によりメモリ空間と IO 空間を 切り替えます。ここで IO リクエスト (IORQ) 信号はエムフン (MI) 信号と同時 にアクティブになったときは別の意味 (割り込み範答) になりますので、このと きは IO 空間をセレクトしてはいけません。Z-80 ファミリではセレクトしても間 駆ありません。

IO ボートに Z-80 ファミリの LSI を使うときは、同じ名称のピンどうしを接続 すれば、システム制御信号に関してはなんら心配はいりません、2 個以上の LSI を 接続するならば、アドレスデコードしたチップセレクト信号をそれぞれの LSI に 与えなければなりません。

メモリは種類によって異なります、ROM の場合は、チップセレクト信号は、リード (RD) 信号が出たときだけ与えるようにしなければなりません。RAM の中にはアウトアットドライア (OD) 端子があるものがありますが、この端子へはリード信号を直接与えます。ライトイネーブル (WE) 端子へはライト (WR) 信号を与えればよいのです。アウトアットドライア(OD)端子がない RAM の場合は、ライトイネーブル (WE) 端子へ与える信号が出て大が必要です。メモリライトサイクルでは、メモリリクエスト信号が出て少したってからライト信号が出ますが、このライト (WR) 信号が出るまでの時間、メモリは読み込み動作をしてしまい、CPU からのデータとメモリからのデータがアータバス上でぶつかってしまいます、実際問題としては LSI をこわしてしまうほどのことはないようですが、さけるべきです、リード (RD) 信号をリフレッシュ (RFSFI) 信号がなく、かつ、メモリリクエスト (MREQ) 信号が出たときだけライトイネーブル (WE) 端子へ与える信号を作れば解決できます。



 ○この信号の組合せでメモリや10ボートをイネーブル(活力す)したり、 ディスエーブル(殺す)したりする(ように発表する)。 アドレスデコーダをコントロールして、セレクト信号が出るようにしたり、 けめたりしてもよい。

アドレス空間

▼Z-80 ファミリで構成するときは、同じ信号線どうしを接続すればよい。

ウエイト信号とホルト信号

→ エイト(WAIT) 信号は、ノモリや IO の応答速度か CPU のタイミングに間 に合わないときに、グミーのクロックサイクルを入れて、CPU を待たせる ときに与えます、CPU は各マシンサイクルの2番目のクロックの立ち下がりの時 点で、ウエイト信号等分の状態を検知して、このとき "L" になっていれば、次の クロックをウエイトサイクルとして何もしないで待ちます。このウェイトサイク ルの立ち下がりのときも同じく検知していますので、"H" になるまで発転してい ることになります。ウエイト中はリフレッシュは行なわれません。

10 ライトサイクルと10 リードサイクルでは一つ。割り込み応答のフェッチサイクルでは二つのウエイトサイクルが自動的に挿入されます。

簡単なシステムではウェイトの端子を使用しないことのほうが多いと考えられますが、そのときは $V_{\rm cr}$ へ続いて "H" レベルにしておかないと、CPU は動作したり止まったり、不安定な状態になってしまいます。

ホルト (HALT) 信号は、CPUがホルト (HALT) 命令を実行したときに出される信号です。[HALT] 命令を実行すると、プログラムカウンタの進行を止めてしまいますので、CPUが停止したのと同じです。普通のプログラムでは、このようなことは起こり得ませんので、異常があったことを外部へ知らせる信号として使えます。ホルト状態からの解除は、リセット信号を与えるか、割り込み受け付け可になっているときは、割り込みをかければよいのです。ホルト状態では、ノンオペレーション (NOP) 命令といって、フェッチサイクルだけで何もしない命令をくり返し実行しています。このようにしてある理由は、ホルト申もメモリリフレッシュを絶やさないためです。


T.がない場合!



「T」かある場合



- T₂の立ち下り。または T_Wの立ち下りで WAIT を調べ、
 "H" ならそのまま、"L" なら T_Wを挿入する。
- 挿入された T_w の立ち下りでも WAIT を調べ、"H" なら欠は T₃、"L" ならもうひとつ T_w を挿入する。
- WAIT が "H" になるまで何回でも」T。ガ入る。



ホルトになると LED ガ 点燈する


割り込みの概念

■ PU は、リセット (RESET) 信号が入ると、ゼロ素地から順次命令を実行します。命令の中に、「ある番地へジャンプせよ」という命令、ジャンプ(JP) 命令やコール (CALL) 命令があると、その唇地の命令を実行します。つまり、通常はプログラムカウンタを…つずつくりあげていき、特別の命令があると、プログラムカウンタの内容をその命令に従って変更します。

いま、このようにして処理を進めているときに、急に他の処理をしなければならなくなったことを考えてみます。 停電になってとりあえずバッテリに切り扱えるとか、 端本装置から放棄を知らせる信号が入ったときに、 通常のプログラムの 実行を止めて、 対策処理をしなければならないことがあります。このようなときに、 インタラブト (NTM) 信号を入れることによって、 プログラム上の命令とは関係なく、特定の番地へジャンプさせることができます。これを割り込みと呼びます。

割り込み機能を積極的に使うことにより、処理効率を高めたり、プログラムを 簡単にしたりすることができます。たとえば、CPUからプリンタにデータを打ち 出すよう命令を与えてからプリンタが動作を終えるまでの時間は、CPUの処理履 度に対して非常に長いのですが、この間ただ持つのではなく、CPUは別の仕事を していて、プリンタからの動作率を「割り込みで次のデータを打ち出すことができ ます。一度に二つの仕事をしているように見えるのでマルチタスクとかマルチジョブと呼んで、入出力の多い仕事では CPU の処理時間は無視され、端末装置の動 作時間だけで処理速度がほぼ決まってきます。


割り込みは CPU の動作に同期せずに、外部からのハード的な要求で呼び出されるサブルーチンコールと考えてよいでしょう。



ノンマスカブルインタラプト(NMI)

Z -80には、ノンマスカブルインタラブト (NMI)と、ただのインタラブト (INT)の2条銭の割り込みがあります。ノンマスカブルインタラブトは、いかなるときでも受け付ける最優先の割り込みです(ただし、バスアクノリッジ中は受け付けません)。したがって、停電などシステムやオペレータにダメージを与えるような事情勢の対策に使うことが多いようです。

ノンマスカブルインタラブトは名前のとおり、プログラムによってマスク、す なわち無効にすることができない割り込みです。CPU はノンマスカブルインタラ プト(NMI)信号が立ち下がったとき。実行中の命令が終わり次第 知り认る処理 に入ります。割り込みの処理プログラムが終わったとき、また元の番地へ戻らな ければならないために、現在のプログラムカウンタ(PC)の内容をスタッカへ格 納します。次に、プログラムカウンタへ 0066H を歩き込み、新しいフェッチサイ クルに入ります。1.たがって、0066H 番地をコールすることになります 割り込 みがかかった時点で実行中の命令は終わりまで実行! 次の命令のフェッチサイ クルもあたかも平常のとおりに実行されますが、データバスを無視して「CALL 0066H) をフェッチしたかのように動作を続けていると考えられます (ただ). タイミングは異なります)。0066H 番地には割り込み処理プログラムを参いてお かなければなりません。そして処理の最後にリターンフロムノンマスカブルイン タラプト [RETN] 命令があれば、スタッカへ格納しておいた戻り器庫をより出し て、割り込みがかかったときに実行していた次の命令へ復帰します。ノンマスカ ブルインタラブト(NMI)が入ってからリターンフロムノンマスカブルインタラブ ト (RETN) が実行されるまではインタラプト (INT) は無視され、徐たされるこ とになります。



これより前に NMI の立 ち下りがあると 次のフェッチサイクルは

読み込んだ命令を無視し 内容をスタッカへ入れ 0066H 番煎ヘジャンプ する

ライト NMI 次のフェッチサイクル サイクル サイクル 145-1 がかかまと 5クロック 割り込み PC の上位 PC の下位 PC /2 0066H 8ビットを #ビットを を入力 0086H 処理ルーチン PCはこの命令 スタッカへ スタッカへ 番地の内容を のアドレスを指 ある込む とり出し解析 書き込む している オス 0066H 番地からの割 り込み処理ルーチン が終ったときに、次 に実行すべき手続き

へ戻るため、PC C 入っている戻り条約 をスタッカへしまっ ておく

フェッチ サイクル メモリリード メモリリード フェッチサイクル フェッチ サイクル サイクル RETN: 1/1/16 RETN: 2/1/16 リターンフロムノンマスカブル 先程のダミー

スタッカより戻り インタラプト命令があると にしてしまっ 器地を PC に入れ た番地の命令 を再度フェッ チレ実行を続 行する

インタラプト (INT)

■ セット信号が入って CPU が制期状態から実行し始めると、インタラアト 信号に対するマスクは、ディスエーブルすなわち割り込みを無視するよう になっています。また割り込みモードは0になっています。もし割り込みモード 1か2で使用するのなら、(IMI)か IM2)の命令を実行させておく必要がありま す、割り込みモード2の場合は、1レンスタとベリフェクル内のレジスタに対し数 値を設定しなければなりません。これらの準備が終わったところで、割り込みを 許可する命令、イネーブルインタラブト(EI)命令を実行させますと、これ以降割 り込みがかかるようになります。割り込みを禁止するときは、ディスエーブルイ ンタラブト(DI)命令です。

割り込みがかあると、次の割り込みがかからないようにディスエープルインタ ラブト (DI) 命令を自動的に実行し、おのおのの番地シャンプします。割り込み処理プログラムの終わりには、IPソーン(RET)命令が替かれていれば、IPソ は元の処理を続行するべく戻り番地ペジャンプします。だだしこのとき、リター ン (RET) 命令の真前にイネーブルインタラブト (EI) 命令を置かなければ、割り込みは禁止されたままになってしまいます。イネーブルインタラブト(EI)はただちに有効になるのではなく。次の1金令を実行し終わったときから有効になりますので、リターン(RET)命令が終了した後に割り込みを受け付けるようになります。

なお、ノンマスカブルインタラブトは信号の立ち下がりエッジでかかりますが、 インタラブトのほうは各命令の鼓機のクロックサイクルの立ち上がり時点で信号 の状態を検査しますので、このとき"L"になっていなければよりません。

Z-80ファミリのベリフェラルは、優先順位を決定する機能を偶々に持っており、外部に回路を必要としません。この機能を使うときは、割り込み処理が終わったことを通常のサブルーチンからのリターンとは区別してベリフェラルに与えなければならないため、リターン「RET」命令をはなくリターンフロムインタラブト(RET)命令を使用します。


IM 0 IM] 割り込みモードを設定する命令、いずれかのモードを選びプログラムの最初の方


TM 2 で1回実行させる。

EI 割り込み信号を許可する命令

DI CPU 側で割り込み備号を受け付けなくする命令

RIを実行後 CPU は割り込みを受け付け、DIを実行すると受け付けなくなる。






モード 0 のインタラプト

■ リ込みモード 0は、命令の教後のクロックサイクルの京ち上がりのとき、インタラフト (INT) 信号が"L"になっていると、次のフェッササイクルは割り込み総等サイクルとなります。フェッチサイクルとの違いは、メモリリクスト (MREQ) 信号が出ずに10 リクエスト (IORQ) 信号が出方されることと、3、4番目のクロックサイクルにウエイトサイクルが2側、自動船に頼みされていることです。したがって、ベリフェラル側では、エムワン (MI) 信号を10 リクエスト (IORQ) 信号が別まにアクティア、すなわち "T"になったことで、割り込みがかかったことを知ります。割り込み必修等サイクルでは、アドレスペスには次の命令のアドレス。すなわちプログラムカウンクの値が出ますが、外部からはこれとは関係なく、なんらかの命令をデータバスに乗せでやります。この命令任主にリスタート (RST)命令か、コール (CALL)命令を使います。リスタート (RST)命令が、コール (CALL)命令を使います。リスタート (RST)命令は1バイト構成です。そのため、あと2回メモリリードサイクルに合わせて、データバスへ割り込み原因に応じたプログラムルーチンを実行させるための命令の義さ(コル命令のジャンプ先番速を意味するオペランド)を与えなければなりません。

CPUの読み込みタイミングは、フェッチサイクルと同じく T, のぶち上がりです。またりスタート (RST)命令を与えたときは、スタックポインタの変更をするためのクロックサイクル T, が付きますが、コール (CALL)命令ではこれがなく、マンンサイクルの3 番目(M3 サイクル)が、メモリリードサイクルの3 クロックの後に T, として続き、4 クロックサイクルとなります。これは通常の場合にフェッチサイクルでコール (CALL)命令やリスタート (RST)命令をフェッチしたのと同じです。すなわち応答サイクルで、アドレスバスを無視して強制的にデータバスへ命令を与えれば、それ以後は適常その命令を実行するのと同じ動作をしています。




○ 割り込み信号を与える

● 受け付けた返事(応答サイクル)■ データバスを通じて命令

コードを与える D CPU は ® で受け取った 命令を実行する

リスタート RST 命令を与えた場合



スタッカへ スタッカへ この時点でCPUはアータバス上の 命令を挿み込む(RST 命令)■

コール CALL 命令を与えた場合



スタッカへ スタッカへ コール命令の3パイト目

(ジャンプ先書地の上位) を除み込む

このタイミングに合わせて 周辺からアータバスに乗せ

コール命令の2パイト目 (ジャンプ先書地の下位) を魅み込む 8

を読み込む この時点で CPU はデータバス上の


命令を読み込む (CALL 命令)

モード 1 のインタラプト

書 り込みモード1は最も簡単な割り込みで、ほとんどノンマスカブルインタ ラブトと同じ動作をします。

インタラブト (INT) 信号の検知と、応答サイクルは割り込みモードのと同じです。応答サイクルでは、外部からは何も与えず、CPUも何も読み込まないので、 デミーサイクルとなります。状に現在のプログラムカウンタの低、すなかち戻り 番地をスターカへ格削するためにノモリライトサイクルが2回続き、そのあとブ ログラムカウンタを 0038Hにします。次はこの滞地の命令の実行サイクルへ入 ります、見かけ上は、(CALL 0038H) を実行したことになります (ただし、タ イミングは異なります)。

このモードでは、割り込み要例によって、ジャンブ先の処理ルーチンを分ける ことはできません。もしこれが必要なときは、0038H 番地からのルーチンの中 で、外部の状況を読み込み、解析しなければなりません。




モード 2 のインタラプト

■ り込みが付られた次のフェッチサイクルは、割り込み応答サイクルとなります。他のモードと違うのは、エムワン(MI) 信号と IDリクエスト (lORQ) 信号が挟に"L"になったら、ベリフェラルからはベクトルと呼ばれる 1 バイトの値をデータバスに乗せ、CPUがこれを受け取ることです。次に戻り 唇地として現在のプログラムカウンタの値をスタッカ・格納するためのメモリライトサイクルが 2 回続きます。その次のサイクルでは、CPU は 2 バイトの情報をメモリから読み込むためのメモリリードサイクルが 2 回続きます。そしていま読み込んだ値をプログラムカウンタへ入れて、そのアドレスからの実行を開始します。ペクトルには、2 ペリー

ベクトルとは、各ペリフェラルにあらかとめ書き込んである1パイトのデータ で、これがアドレスの下位8ビットとなります。上位8ビットは、CPU内の1レ ジスタへ、これもあらかとめ書き込んでおきます。割り込みがかかると、Iレジス 夕内内容とベクトルで構成される素地と、次の番地のメモリの内容を2パイト読 み込んで、この値の番地へジャンプすることになります。

ベクトルの像は、各ペリフェラル個々に異なった値を書いておけば、割り込み をかけたペリフェラルによって、別々の処理ルーチンへジャンプしますし、DMA や SIO では、割り込み発生の原因によってベクトルを変化させて送り出しますの で、処理ルーチンの組み立てが簡単にできます。

このモード2の割り込み機能は2-80の大きな特徴です。ファミリと合わせて システムを構成すれば、外部釧路なしで優先順位の決定を含めた、割り込みシス テムが完成してしまいます。



デージーチェーン


事 り込みの優先順位の決定にはデージーチェーン(ひな菊の輪)という不法 がとられます、CPUに対して割り込み信号を出すべりフェラルを直列につ ないでおき、割り込みをかけて処理ルーチン実行中のベリフェラルが、自分より 下位のベリフェラルに対して割り込み禁止を順次伝達していきます。自分より上 位の割り込みがかかると、自分の処理が保留されますので、これも、デージーチェーンを通じて知ることができます。処理が終わってリターンフロムインタラブ ト(RETI)命令をCPUがフェッチすると、データバスを機から監視している処理 中のベリフェラルは自分の処理が終わったことを割り、下位のベリフェラルに対 して割り込みの禁止を解除します。

各ペリフェラルはインタラプトイネーブルイン (IEI) とインタラプトイネーブルアウト (IEO) 信号の端子を持っており、IEO を自分より下位の IEI につなぎます。 最も優先順位の高いペリフェラルの IEI は V_{cc} (+5V) へつなぎ、最も低いペリフェラルの IEO はオープンにしておきます。

多数のベリフェラルをつなぐときは、伝達に時間がかかりますので、工夫がいります。 そのままでつなげるのは 4 個までです。

この方式は、割り込みだけでなく、マルチ CPU としたときや、DMA を複数使用するときのパスリクエストでも使われます。

- の 通常IEIガ "H" になっていれば IEOも "H" が出ている.
- ② 割り込みを発生し (INT) 応答サイクルに入ると、割り込みを発 生したペリフェラルはIEOを "L" にする.
- ③ IEI に "L" ガ入るとIEOも "L" にする.
- の 割り込みは、IEI が "H" になっているときだけ発生し、"L" の と考は発生しない、またすでに発生した後に EI が "L" になつ




バス要求と応答

■ 常CPU はバスを占有して動作していますが、マルチ CPU システムで他の CPU からの要求や、その他いろいろな理由で一時動作を中止してバスを空けないことがあります。このようなときバスリクエスト (BUSRQ) 信号を与えると、トライステートの端子をすべて高インピーダンスにし、バスアクノリッジ (BUSAK)信号をアクティブにして、外部に対してバスを空け渡したことを知らせてきます。この間メモリリフレッシュは行われなくなりますので、長時間この状態を続けるときは注意が必要です。

バスリクエスト (BUSRQ) 信号は、割り込み信号と同様に、命令の最後のクロックサイクルの立ち上がりの時点で検知されます。ここでバスリクエスト (BUSRQ) が"L"であると、次の命令のフェッチサイクルはなくなり、バスアクノリッジ (BUSAK) がアクティブになります。これ以後各クロックの立ち上がりでもバスリクエスト (BUSRQ) が監視され"H"に戻っていると、次のクロックサイクルから元の動作に戻ります。バスアクノリッジ (BUSAK) がアクティブな 期間は、ノンマスカブルインタラブトとインタラブトは受け付けられなくなります。しかしバスリクエスト (BUSRQ) が最初に検知される時点での両割り込みは受け付けられ。バスアクノリッジ (BUSAK) の解除後に、それぞれの動作に入ります。

バスリクエスト (\overline{BUSRQ}) 端子を使用しないときは、 V_{cc} へつないで "H" ι ベルにしておきます。





内部レジスタの構成


■ PU内部には、種々の作業に使うための一時的なメモリがたくさんあります。1ビット単独のものは、フリップフロップ (F/F) と呼ばれ、複数ビットが一選にして使われるものは、レジスタと呼ばれます。このうちでユーザに公開されるレジスタが22 側あります。それぞれに創作を持っていて、うまく使い分けることが、よいプログラムを作るうえで重要です。どのレジスタをどう使うかは、概にはいえず、ケースパイケースで考えなければなりません。プログラムをいくつも作るうらに、だんだんとうまくなっていくでしょう。

8ビット単独で働びレジスタは、AレジスタとFレジスタです。Aレジスタは アキュムレータとも呼ばれ、接も重要な働きをします。Fレジスタはフラグレジス タとして各ビットに意味を持つレジスタです。8ビット単独でも、二つをつないで 16ビットとしても働くレジスタは、B、C、D、E、H、Lレジスタです。ここまで の8個のレジスタは、主と補助の2組あり、内容を交換することができます。

専用レジスタとして用途が決められているものは6個あります。割り込み処理 で使われる1レジスタは8ビット。メモリリフレッシュアドレスをかウントして いるRレジスクは7ビットです。作表に便利なインデックスレジスクは1X、1Y の2本あり、各16ビットです。スタッカのアドレスを入れておくスタックポイン タとプログラム実行アドレスをカウントするプログラムカウンタも16ビットで す。

16 ビットレジスタには 2 桁、8 ビットレジスタには 1 桁の名称が付けられており、補助レジスタには '(ダッシュ)を付けて、たとえば A' と呼ぶようになっています。

42 内部レジスタの構成



A, I, R, Fレジスタ

ンスタ都の中で続も多用される A レジスタは、人が予作業で計算するとき のソロバンにたとえられます。加算を行なう場合を例にとると、まず足される数を A レジスタへ入れます。次に A レジスタへけして、別の足す数を加える と、A レジスタの内容が答になるわけです。このような用途のレジスタをアキュ ムレータと呼びます。

8ビットの加禁,演算,論理和,論理權,排他的論理和,比較は、すべてAレジスタの内容に対して行なわれます。


1レジスタとRレジスタに読み書きするときは、一度Aレジスタを経由しないとできません、人力、出力も、ボートアドレスに絶対番地を指定するときは、Aレジスタを経由します。

[レジスタは、制り込みモードを2に指定したときに、割り込み処理ルーチンへ ジャンプするためのジャンプ先のアドレス指定のあるアドレスの上位8ビットを 表わします。初期推設定のために1回舞き込むだけで、ほとんどいじる必要はな いレジスタです。

Rレジスタは、リセット信号でせてになり、フェッチサイクルごとに1ずつ増 加して、リフレッシュ用のアドレスを指述しています。 プログラムで内容を変え ることはほとんどありません。むしろ正確にリフレッシュさせるためには、さわ らないほうがはいのです。

ドレジスタは、プログラムで内容を変えることはできません。1命令実行こと に、その命令により出てきた結果に特別の意味があれば、それ以後の命令実行に 必要な情報を記憶します。たとえば、緘集命令を実行して結果がゼロでされば、 ドレジスタ中の7番目のビット(これをゼロフラグといいます)を"1"にしてこ のことを覚えておきます。次の命令が、「結果がゼロならばジャンプせよ」といっ た命令である場合、これをチェックして判断するようになっています。このよう に極々のフラグ(樹)が必んでいるレジスタがドレジスタです。

43 A, I, R, Fレジスタ



← 使っていない

→ S フラグ (結果が正か負か)

► Hフラグ ◆ 使っていない ▼ Z フラグ


汎用レジスタ

別 相レジスタには、H, L, B, C, D, Eレジスタの6例と、同数の補助レジ スタがあります。2 側のレジスタをペアにして、HL, BC, DEと表現し、 16 ビットレジスタとして使うこともできます。

8ビットレジスタとしての働きは、主に演算途中の数値などを・時記憶することですが、Bレジスタはループ回数を入れておき、1回に 1 ずつ減算し、ゼロになったが、ループから出るというカワンタの役目をさせることがあります。このためにデクリメントジャンブノンゼロ (DJNZ) 命令がとても便利です。Cレジスタ は入力 (IN)、出力 (OUT) 命令で、ボートアドレスを指定するボインタとして使まます。

16ビットレジスタとしてペアにして使うと、HL は加算、総算でアキュムレー タとして働きます。また、アドレスを入れ、間接的にアドレス指定をすることが できます。

くり返し処理でアドレスを入れておくレジスタをポインタ、同数を入れておく レジスタを**カウン**タと呼びます。アロック転送(LDIR)命令は、元のアドレスを HL、光のアドレスを DE、ブロックの接き (バイト数)を BC に入れてから実行 すると、HL の内容番地のメモリから DE の内容番地のメモリへ1バイト転送し、 HLと DE に 1 を加え、BC から 1 を引きます。これをくり返し BC がゼロになる と実行を終える。という命令です。HLと DE をポインタとして、BC をカウンタ として使用しています。




補助レジスタと交換命令

★ F. H. L. B. C. D. Eの各レジスタは、同じものがもう1組あります。 補助レジスタと呼び、柱レジスタとは区別して、***「ケッシュを付けて表現します。補助レジスタの内容は、交換命令と呼ばれる 達の命令で、柱レジスタの内容と入れ機える以外に操作することはできません。したがって、主レジスタの裏側にあって、交換命令でひっくり返すと、麦(主)へ用てくると考えられます。組助レジスタとの交換命令には、AF と AF のペアを交換する[EX AF, AF')と、上記以外の説用レジスタを変換する [EXX]、の二つがあります。

サブルーチンや割り込み処理ルーチンの中でメインルーチンで使用中のレジス 夕の内容を変えたくないことがあります。このようなときは、サブルーチンに人 ったところで、レジスタの内容を メモリへ特置させてから、必要なレジスタを使 い、サブルーチンから出る前に特難した内容をレジスタへ戻せばよいのですが、 交換命令を使えば、1 命令で全レジスタを特置させることができます。特に、スピ トが問題になる割り込み処理の場合は都合のよい命令です。ただし、メインル ・チンで主レジスタ。サブルーチンで細胞レジスタを使うことをきちんと取り決 めておかないと、どちらに何が入っているのかわからなくなります。

交換命令には他に DE と HL を交換する (EX DE, HL) と、HL, IX, IY の各 内容とスタッカの内容を交換する(EX (SP), HL), (EX (SP), IX), (EX (SP), IY) があります。

なお、適常の転送命令の場合は、たとえば (LDA、B) であれば、Bレジスタ の内容がAレジスタへ転送されるだけで、元のAレジスタの内容はなくなって しまいます、Bレジスタは元のまま変わりません。交換命令では双方ともこわれ ることなく人れ換わります。




IX、IY レジスタ

X、IYレジスタは、インデックスレジスタと呼ばれ、同一の働きをする 16 ビットレジスタが2 水あります。通常はここへメモリのアドレスを入れて、間接的にアドレス指定をするときに使います。 表を操作するときなどに表の先頭アドレスを入れておき、1 すつ増加させなが5次々に読み出すことができます。また、先頭から何番目のデータが微しいというようなときは、先頭からの距離をプログラムで指定することもできるレンスタです。たとえば、(LDA、(IX+5))と殴けば、IXレジスタに入っている数プラス5番地のメモリ内容をAレジスタへ入れることができます。 距離は、128・+127パトまでの範囲に限られます。 距離のことをディスプレイスメントと呼びます。

このレジスタの内容を開榜アドレスとしてソースまたはディスティネーション に指定した命令のマシン語は、オペコードが2パイト構成になります。3パイト目 には、ディスプレイスメントの値が入ります。オペランドがある場合は4パイト 目に続きます。

実行のサイクルは、ディスプレイスメントの演算のためのクロックサイクルが 入るため、 例外的に長くなります。 (LD A、(IX+5))では、19 クロックサイクル です。



スタッカとスタックポインタ (SP レジスタ)

サ ブルーチンコール (CALL) 命令を実行したり、割り込みルーチンペジャン ブレたりするときに、戻り帯地を自動的に記憶する機能があることは前途 しました。これ以外にもプログラム中で、時的にレジスタの内容をメモリに退避 したいことがよくあります。このようなときに大変関利なのがスタッカです。

スタッカはメモリ (RAM)の一部を割り当てた記憶領域のことですが、このアドレスは、スタックポインタ (SP) と呼ばれる 16 ビットレジスタに 入れておきます

スタックポインタに 8025H という値がプログラムによって入れられているとしましょう。このとき (PUSH HL) を実行すると、8025H-1 の 8024H \sim H $_{
m L}$ ジスタの内容が 8025H-2 の 8023H \sim L $_{
m L}$ ジスタの内容が 8025H-2 の 8023H \sim L $_{
m L}$ ジスタの内容が 書き込まれ、スタックポインタは 8023H \sim C \sim C

スタッカに次々におさめられた酸は、後から入れたほうが先に読み出されますので、First in Last Out (FILO) タイプのスタッカと呼ばれます。サブルーチンや関り込みルーチンに入るときは自動的に (PUSH PC)* に相当する命令が実育され、灰るときは (POPP PC)* に相当する命令が実育され、いることになります。したがって、サブルーチンの中から次のサブルーチンをコールするときも、(これをサブルーチンの**ネスティング**といいますが)うまく働いてくれます。ただし、スタッカとして割り当てた領域を超えるネスティングはできません。未完成のフログラムで誘って次々にサブルーチンコールをすると。このようなことが起こることがあります。プログラム設計の際に、スタッカの大きを決定するときは、慎重な判断を要します。またプログラムの始まりでは必ずスタックポインタのイニシャライズ(初期執致定)を行なってください。(PUSH)、[POP] できるベアレジスクは AF, BC, DE, HL, IX, IY です。

^{*} この命令は、プログラム上では使えない。

47 スタッカとスタックポインタ (SP レジスタ)

CPU				×モリ :RAM	
SP					
8025					1.7
0000			801F		スタッ
			8020		n
			8021	C	
			8022		
			8023	L	
			8024	H	
Ü	PUS	SH HL	8025		
	(: 4	η			
	808	25H-1~H			
SP	808	25H-2~L Ø	内容が入る.		
8023	SP	12 8023H 10 2 4	5		
	22	IT PUSH BO	,		
11	を実	行すると			
₹,	808	22H ~ B			
SP	802	21日~Cの内容	が入る		
8021	SP	# 8021H = \$	6		
1	::	TPOP BC #3	責行すると		
4	802	1Hの内容がC			
SP	802	2Hの内容が B	に入る		
8023	SP	18023H L 48	ь		
1	次に	POP HL 4実行	行すると		
V	802	3Hの内容が L			
SP		4Hの内容が日			
8025	SP	±8025H ← &	6	になる	
		プログラム中	ではいちいち SP の質	春気にしなくて	もよい、
AA PUSH	HI.	tri. PUS	H と POP は対に L T	(使わなければな	680
PUSH			的な場合もある		
			L, B, Cの内側は変		
			客と BB での内容は同	10になっている	
POP	BC		PUSH PC		
POP	HL		POP PC が実行	されているのと	可じなので、
		かならず対			

転送命令

■ 基本的な転送命令は、ロード命令(LD a, b)です。オペランドにはソースとディスティネーションの指定をします。ニモニックは Z・80 ではすべて (LD) で統一されています。8ビットの転送では、ソースにはレジスタ名、ペアレジスタによる間接アドレス、インデックスレジスタによるディスプレイスメント、再接アドレス側および定数が指定できます。アイスティネーションには、ソースで使用できるうちの定数以外を指定できます。ただし、I、Rレジスタは A レジスタとのやリとりしかできないなど、ソースとディスティネーションの組み 合わせには限定があります。

16 ビット転送では、ペアレジスタとやりとりのできる組み合わせは、16 ビット 定数、直接アドレス値だけで、ペアレジスタ間のやりとりは、HL、IX、IY レジスタからスタックポインタ(\mathbf{SP})への転送だけになります。

アセンブリ語で記述する場合、アドレス値や定数は、10 進数、16 進数で書いて もよいのですが、ラベル名で記述することもできます。マシン語に直したときは、 アセンブルリスト上は、16 進数に統一されます。16 ビット定数やアドレス値のと きは、オペコードの次に下位8 ビット。その次に上位8 ビットがくるように並び ます。

レジスタや定数に () かっこを付けたオペランドは、メモリへまたはメモリからの転送命令を意味します。かっこ内の数値やラベルは。メモリのアドレスを指しています。16 ピット転送の場合は、このアドレスが下放8 ピット、次が上位8 ピットの転送アドレスになり、ペアレジスタとの転送では、たとえば HL ならば、H レジスタが下位に対応します。

「PUSH」、「POP」も 16 ビット転送命令ですが、スタックポインタの項で述べました。

0 P = 1 D = 1

ディ	スティネー	ν -	ス(送り側)	
ショ	ン け側)	レジスタ	メモリ	定数
T	A	A, B, C, D, E, H, L, I, R	(HL),(BC),(DE),(IX+d), (IY+d),(定數)	定數
ı	В			
. 1	С			
レージ		A, B, C, D, E, H, L	(HL),(IX+d),(IY+d)	定要
2	E			
2	Н			
	L			
	I R	A		
	(HL)	A, B, C, D, E, H, L		定费
1 +	(BC) (DE)	A		-
1)	(IX+d)	A. B. C. D. E. H. L	<u> </u>	定要
	(定数)	A		

アドレス

A レジスタはすべての 転送ができる

メモリーメモリの転送はできない ■ビット定■

16 ピットロード

		ソース(送	9	
ディステ	ィネーション(受け間)	レジスタ	メモリ	定数
L	BC DE HL			
ジスター	SP	HL, IX, IY	(定數)	定数
9	IX			
e = 11	(Sir Wy)	BC. DE. HL. SP. IX. IY		

PUSH, POPのできるレジスタ AF, BC, DE, HL, IX, IY

LD (nn), HL 💝		メモリ
場合 nn へL (下位) nn+1へH (上位) が対応する	n n n n + 1	L

算術演算命令

レジスタやメモリ内の8ビットないし16ビットのビットパターンを2進数 とみなして、数学的な演算をする命令があります。8ビットの演算は、アド (ADD)、サブトラクト (SUB)、アドウィズキャリ (ADC)、サブトラクトウィズ キャリ (SBC) のも命令があります。A レジスタに対して、他のレンスタかメモ リの内容を加減致します。この演賛のとき祈あふれ、または桁借りをする命令と 無視する命令に分かれます。あふれた桁はドレジスタの1ビット目のキャリフラ グ (Cフラグ) があてられます。

コンペア (CP) 命令は、Aレジスタからオペランドの内容を越算しますが、A レジスタの内容は変わらず、Fレジスタが被算のときと同じに変化し、あとの命令 で、結果がゼロであったかチェックできます。ゼロであったときは、Aレジスタ の内容とオペランドの内容が同じであると判断できます。

インクリメント (INC)命合は、オペランドに1を加える命令です。アクリメント (DEC)は、オペランドから1を引く命令です。メモリ内のデータ列を1パイトずつ顧次操作する場合やくり返し行なう仕事の制数をカウントするときに使います。

ニケイト (NEG) は、A レジスタの内容をゼロから引いて A レジスタに入れる命令です。 すなわち、A レジスタの内容の符号 (プラス、マイナス) を反転させるとき上に使います。

16 ビットの演算は、HL、IX、IY レジスタの内容に対して行なう加減算で、桁 あふれを考えに入れない演算は加算だけです。インクリメント (INC) とデクリメ ント (DEC) は、8 ビットと同様です。メモリアドレスの現作に続います。

算術演算命令でのFレジスタの機きは重要で、多桁の演算では、キャリフラグ の働きに注意する必要があります。また 10 連細正 (DAA) 命令は、Fレジスタの 結果を参照して細正のし方を決定します。

	命令	ディスティネーション 被演算数 *答	ソ レジスタ	ー ス メモリ	定数	操作 5:ソース Cy:キャリ
	ADD	A				A+s→A
	ADC	A		(HL)		A+s+Cy *A
8	SUB	A*	A.B.C.D	(IX+d)	定数	A-s ·A
E.	SBC	A	E.H.L	(IY+d)		A-a-Cy→A
_	CP	A*				A-8 Aは不変
7	INC	ソースと同じ'	A.B.C.D	(HL)		8+1-B
+	DEC	ソースと同じ*	E, H, L	(IX+d)		s-1 *s
r	DAA	A*				Aを補正
	NEG	A*	- A*			0-A-A
	ADD	HL	BC.DE HL,SP			HL+s +HL
16	ADD	IX	BC.DE SP,IX			IX+a·IX
K	ADD	IA	BC.DE SP.IY			IY+s-IY
2	ADC	HL	BC, DE			HL+s+Cy +HL
	SBC	HL	HL, SP			HL-s-Cy→HL
٢	INC	ソースと同じ*	BC, DE, HL			s+1 ·s
	DEC	ソースと同じ*	SP, IX, IY			s-1 ·s

*印はアセンブリ語ではディスティネーションはオペランドに書かない。:例: SUB C INC A DAA NEGではソースも書かない。

> ADCではGフラグ(キャリ)もここへ加える。 すなわち、さらに下の桁の演算がこの前に行な われているとすると、そのときの桁上りが含ま

+)01010101

桁上り Cフラグ キャリ へ入る

れる

●SBC は、桁借りが C フラグに入っているのでこれを含めての演算をする。

● SUB は、前の演算で桁借りがなかったものとして C フラグは無視してしまう。

論理演算命令

■ 理演算命令は、すべて8ビット単位に、Aレジスタに対して行われます。 各ビットごとの論理核、論理和、排他的論理和、否定をとります。

アンド (AND) 命令は論理権です。A レジスクとオペランドの内容の双方共に
"1" のビットだけ "1" か残り。他は "0" になります。A レジスクのある特定の
ビットだけ残したいときは、ここを "1"、他を "0" としたビットパターンをオペ
ランドで指定して、アンドをとれば、不要なビットは必ず "0" たなり、必要など
ットだけが "1" であれば "1"、"0" であれば "0" として残ります。この方法を
マスクといいますが、Z-80 ではビット接続命合かあるのであまり使いません。

オア[OR]命令は論題和です。A レジスタとオペランドの内容のいずれかが"1" のビットを "1" として、 及方共に "0" のビットを "0" にします。16 ビットの 演算のデクリメント (DEC) 命令で HL レジスタの内容を 1 ずご被らしてゼロに なってもフラグは変化しません。そこで、このチェックを行なうときは、H レジスタを A レジスタに終して、L レジスタとのオア (OR) をとりますと、H、L、共に全ビットが "0"、すなわち HL レジスタとしてゼロになっているときだけ結果がゼロになり、フラグレジスタのゼロフラグがこのことを示します。また、特定のビットを前の内容にかかわらず "1" にしたいときには、このビットか "1"、他が "0" のビットパターンとオア [OR] をとれば、"1" のところは "1" になり、"0" のところは "1" になり、"1" になり、"0" のところは "1" になり、"0" のところは "1" になり、"1" になり、"

コンプリメント(CPL)命令はビットパターンをすべて反転させます。すなわち、 "1" のビットは "0" に、"0" のビットは "1" にする論理否定です。

				y		-		X.	
命令	ディスティネーション	- L	2	Z	9	*	÷	y.	定数
AND									
OR	A	A.B	. C. I	D.E	, H, L	(HL),	IX+d)	(b+YI),	定数
XOR									
CPL	A		,	A					1 -

LOR									
CPL	A	A							
アセンブリ言語で CPL ではソースも	はディスティネーショ :書かない、	ンはオ・	ベラン	くに表え	rない.				
AND	(例) Aレジスタ	0	1	0	0	1	0	1	1
a b 結果	ソース	1	1	0	1	0	0	0	1
0 0 0 0 1 0 1 0 0 1 1 1	A レジスタ (結果)	0	1	0	0	0	0	0	1
196-	(例) Aレジスタ	0	1	0	0	1	0	1	1
a b 結果	ソース	1	1	0	1	0	0	0	1
0 1 1 1 0 1 1 1 1	A レジスタ (結果)	1	1	0	1	1	0	1	1
XOR	(例) Aレジスタ	- 0	1	0	0	1	0	1	1
a b 結果	ソース	1	1	0	1	0	0	0	, 1
0 0 0 0 1 1 1 0 1 1 1 0	A レジスタ (結果)	1	0	0	1	1	0	1	0
CPL	(例) Aレジスタ	0	1	0	0	1	0	1	1
前 結果	A レジスタ (結果)	1	0	1	1	0	1	0	0

ビット操作命令

レジスタ、メモリ内のどこの1ビットでも、ビット機作命令で"0"か"1" にすることができ、また"0"か"1"かの判定をすることができます。コントローラ的な応用にはよく使う命令で、2-80の特徴の一つといえます。

セット (SET) 命令は、ビットを"1" にする命令で、オペランドにはビットの 位置とレジスタ名か、メモリのアドレスを示すレジスタ III、IX、IY のいずれか を指述します、ビットの位置は、2 の n 乗の n で表わしますので、行端が 0, 充端 が7となります。

リセット [RES] 命令は、ビットを"O"にする命令です。 オペランドはセット 命令と同じです。

ビット (BIT) 命令は、据述のビットを調べ、"0"であればドレジスタのゼロフ ラグ (Zフラグ) を"1"にして、"0"であったことを記憶しておきます。 後に書 かれた条件付きジャンプ命令で、"0"のときと1"のときの飛び先番池を別々に 指定してあれば、条件に応じた手順で仕事を進めます。 オペランドはセット命令 と同じです。

23A6H 新地のノモリの右から3番目のピットを"1"にするときは、HLレジスタに23A6H をロード命令で書き込んでから(SET 2, (HL))を実行させ、"0"にするときは(RES 2, (HL))、内容を判定するには(BIT 2, (HL))となります。

	ディスティネーション					7	_		2	
命令	アイス71ホーション		L	2	2	9	,	46	- 0	Ea F
SET RES BIT	ソースと同じ	Α.	В,	С.	D, E	3, H.L	(HL),	IX+d),	(IY+d)	0-7



ローテート、シフト命令

ローテートライト (レフト) デジット (RRD), (RLD) 命令は、 HL レジスタの 内容で示される ノモリと A レジスタの下 $\operatorname{4}$ ビットとの間で $\operatorname{4}$ ビット ($\operatorname{1}$ デジット) e 一まとめにして回転させる命令で、2 進化 $\operatorname{10}$ 通数の多桁減算によく使われる $\operatorname{4}$ のです。

シフト命令は、はみ出したビットを切りすて、最後には"0"または左端ビット の値(待号ビット)が入ります。シフトライトアリスメチック(隷務的右シフト) (SRA)、シフトレフトアリスメチック(SLA)、シフトライトロジカル(SRL)の 三つです。 禁務的シフトは、ビットパターンを 2 進数とみなしたときシフトして も待号が変わらないよう配慮されているシフトです。 左シフトは背極的(アリス メチック)も譲興的(ロジカル)も同じですから一つしかありません。 充に一つ シフトすると、数値は 2 を掛けた顔になり。 石にシフトすると 2 で割った値にな ります。


ビットパターンを2進数扱いでかけ算、割り算をするときは、シフトとローテートを使って高速のルーチンを組むことができます。

	命令	ソ · (ディスティ	ー ス ネーション)				*	F	
		レジスタ	メモリ						
	RLCA	Α*							_
	RLC	A,B,C,D E,H,L	(HL) (IX+d)		Oy +	- 7	-	0)•	
	RLA	A*							
п	RL	A,B,C,D E,H,L	(HL) (IX+d) (IY+d)		Cyl -	7	*	0	j
1	RECA	A*							7
7	RRC	A,B,C,D E,H,L	(HL) (IX+d) (IY+d)		Cy →	- 7		- 0]
ī	RRA	A*							
۲	RR	A.B.C.D E.H.L	(HL) (IX+d) (IY+d)		•Су	7		- 0	J
	RLD			A 7	4 3	0	HL: 7	4 3	1
		A +	(HL)						ĺ
	RRD			A 7	4 3	0	(HL) 7	4 3	-
	-	i			-	_			
·	SLA				Cy -	- 7	-	0 - "0)"
7	SRA	A,B,C,D	(HL) (IX+d) (IY+d)		→ Cy	+ 7	L .	→ 0]]
٢	SRL				→Cy ··	0 - 7		- 0	

- SRAの7番ビットは変わらない.
- シフトではCy の元の値は失われる。
- RRD, RLD では移動する 4ビット単位の内容は変わらない。

Cy A 1 10011100 のときの結別は

命令	Су	A
RLC A	1	00111001
RL A	1	00111001
RRC A	0	01001110
RR A	0	11001110
SLA A	1	00111000
SRA A	0	11001110
SRL A	0	01001110



シフト、ローテートを使ったプログラム例

(16 ビットの掛け算サブルーチン)

メモリに図のように a と b の値が 2 進数で入っている。

 $a \times b = c$

の演算をし、答cを32ビットとして、メモリに格納する。

メモリのアドレスnは1Xレジスタに入れられているとする。

MPX	LD LD LD LD LD LD LD LD LD EXX LD LD LD LD LD LD	C, (IX+0) A, (IX+1) E, (IX+2) D, (IX+3) B, 16 HL, 0 DE, 0	夕 (下位) 百(上位) (上位) 方(上位) (長下位) C(下位) (上位)
LOOP	SRL RR JR ADD EXX ADC	A C NC, JNDT HL, DE	C_(最上位)
TONL	SLA RL EXX RL EXX DJNZ LD LD EXX LD LD EXX LD RET	$\begin{array}{l} E \\ D \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\$	

ブロック転送, ブロックサーチ, ブロック入出力命令

まり内の複数パイトのブロックを別の番地へ移し変える場合、1パイトずつCPU内のレジスタへ読み込み、別の番地へ持き込む操作を必要パイト数になるまでくり返します。また、メモリ内のブロックの中から指定のビットパターンと同じパターンを持つ1パイトを探し出すときも、1パイトずつAレジスタへ読み込んではコンペア(CP)命令を実行し、一致するまでくり返します。入計りのときもメモリブロックの内容をボートへ次々に出力したり、次々にボートがら読んだデータをメモリへ並べたりするときはくり返しのブログラムを根まなければなりません。これを一つの命令で置き換えられるのが、この命令뿐です。

プロック転送命令は、HLレジスタの元のアドレス、DEレジスタに転送先のア ドレス、BCレジスタに転送バイト数をあらかじめ書いておき、次に転送命令を実 行させますと、HLとDEレジスタの内容を1ずつ進め、BCレジスタの内容を1 ずつ減らしていきます。

プロックサーチ命令は、HLレジスタにアドレス、BCレジスタにブロックのバイト数を、比較すべるビットパターンを A レジスタに掛いておきます。一致するとドレジスタのゼロフラゲが、BCレジスタがゼロになる(一致するものがない)とすーパフローフラグ (ソフラグ) がリセットされますので、次の命令でフラグ 判定をしなければなりません。

ブロック入出力命令は、HLレジスタにデータ格納のメモリアドレス、Cレジス タに IO ボートアドレス、Bレジスタにバイト数を書いてから実行させます。

これらの命令には、メモリブロックを先頭から扱うインクリメントグループと 後から扱うディクリメントグループがあります。また、全データの操作が終わる (サ・ナでは一致した場合も合む)までプログラムカウンクが変わらないで、自動 的にループするリビートの機能を持つ命令もあります。 転送、サーチ、入出力し ながら、何かのデータ操作がない場合は、リビートは便利です。1 バイト扱うごと にフェッチサイクルから始まります。

53 ブロック転送、ブロックサーチ、ブロック入出力命令

(HL-HL+1の意味は、HLの内容に1を加えるということ)

命令		動力	TF.	
LDI	ELの内容を書地とす	HL. HL+1	BC-BC-1	1パイトだけ転送して終る
LDIR	るメモリから	DE-DE+1		BC=0まで[り返す
LDD	DEの内容を驀地とす	HL-HL-1	BC · BC · 1	1パイトだけ転送して終る
LDDR	るメモリへ転送する	DE- DE-1		BC=0までくり返す

BC × 0 のときは V フラグがセットされる

コロックサーチ

命令		10)	f/F	
			HL-HL+1	1バイトだけ調べて終る
CPI		¥-(HT)=0…縁 f バ		BC = 0 か
OPIR	地とするメモリ	A-(HL) * O…等しまない	BC+ BC- 1	A (HL) = 0# T
01 110	の内容とAレジ		_	
CPD	スタの内容を比	等しいとき乙フラグをセット	HL - HL - 1	1バイトだけ調べて終わ
annn	軽する	(ゼロの状態)		PC 04
CPDR	40.10		BC · BC · 1	BC-05 A-(HL) 037


BC、0のときはVフラグ、A (HL)=0のと単はZフラグがセットされる

プロック入出力

命令	100		作	淮
INI	○の内容を書地とするボ	HL-HL+1	1 バイト入力して終る	
INIR	ートから日上の内容を書 地とするメモリへ読み込 む	B+ B 1	B=Oまでくり返す	
IND		HL: HL:1	1パイト入力して終る	Cは変わら
INDR		B. B. 1	B=0までくり返す	ない
OUTI	HLの内容を書地とする メモリの内容をCの内容 を書地とするポートへ出 力する	HL←HL+1	1バイト出力して終る	カウンタに B だけ
OTIR		B. B-1	B=0までくり返す	(256 ± ₹
OUTD		HL-HL-1	1バイト出力して終る	
OTDR		B-B-1	B=0までくり返す	

B · OのときはZフラグがセットされる

53 ブロック転送、ブロックサーチ、ブロック入出力命令






メモリ

FS ブロック転送、ブロックサーチ、ブロック入出力命令

プロック転送命令を使ったプログラム例 (ブロック転送サブルーチン)

HLレジスクに転送的アドレス、DEレジスタに転送後アドレス、BCレジスタ に転送するプロックのバイト数が入っているとする。転送前と転送後のエリアが 確なっている場合を想定して、正しく転送できるように (LDIR) と (LDDR) を 使い分ける

: HL を退避 MVE PUSH HL AND Α : キャリをゼロに SBC HL. DE :キャリを変化 POP HI : HL を元に戻す NC, IRR .IR : 上から転送 DEC BC : BC-1 HL, BC ADD : HL を変更 EX DE. HL : DE を変更 ADD HL. BC EX DE. HL INC BC ; BC+1 IDDR 「下から転送 RET LDIR :上から転送 1RR RET



ジャンプ命令

★ モリに入れられたプログラムはゼロ番地から順次実行しますが、順序を入れ換えたり、条件によって朔の番地のプログラムへ分岐したりするときに使います。

ジャンプ [JP] 命會は、条件を作わない無条件ジャンプと、条件付きジャンプ 命令があり、飛び先番地は絶対番地が付けられます。

条件付きジャンで命合は、フラアレジスタの内容によって。ジャンプするかジャンプ世ずに次の命令へいくかの決定をします。この条件には、ゼロフラグ、キャリフラグ、パリティフラグ、サインフラグがそれを1.0°である。または"1°であるとき、ジャンプせよというものです。条件に合わないときは、そのジャンプ命令がないのと同様に次の命令を実行します。

ジャンプリラティブ [JR] 命令は、ジャンプ先のアドレスを絶対値で持つので はなく、現在のプログラムカウンタ(自分自身のアドレス)からの隔たりで持っ ています。数値としては -128 から +127 バイトで、0 のときは次の命令の先頭番 地です。アセンブリ言語で書くときは、飛び先番地のラベルを指定すれば、自動 的に計算してくれます。ジャンプリラティブ (JR) 命令は2パイト命令ですが、 ジャンプ [JP] 命命 (3 バイト) より実行時間がかかります。また条件判定は、ゼ ロフラグとキャリフラグについてのみしかできません。しかしジャンプ先までの 隔たりが変わらなければジャンプ先がどこの番地に変わってもマシン語は同じに なりますので、小さなプログラムモジュール内で使った場合、モジュールの配置 は自由(リロケータブル)となります。ディクリメントジャンプノンゼロ(DJNZ) 命令は、変わった命令で、Bレジスタから1を引き、ゼロでなければジャンプリ ラティブと同じ方式で示された番地へジャンプするというものです。くり返しに 入る前にBレジスタへ必要问数を書き、くり返し処理の終わりにこの命令をおけ ば、終了しなければもう1回くり返しの先頭へジャンプ、終了すれば抜け出て次 へ、と分岐させることができます。回数は B レジスタが 8 ビットですから 256 向 (Bレジスタにゼロを入れておくと 256 回で終わる)までです。

国本質シャンス

命令	オベランド
JP nn	飛び兜のメモリにつけられた事物をそのままオペランドにつける(競技書場) (例: IP: 0258月 ニーマン2時では CS 5.8 02 アセンブリ東部ではラストの名を無いてもよび。上の オペランドには (HL) (IX) ITY: を使用してもよい。
JR ni	飛び先のメモリの審地までのディスプレイスメントもオペランドにつける 相対書業 (例 JR LO2 ⇒ LO2 が0255H 書地で次の命令が0.250H 書地 とすると、マシン語では18 0.5

条件付きジャンフ: 条件が含えばジャンプする、含わなければ次の命令へ

命	令	条件		
JP JR		36		
JP Z, nn	JR Z,nn	2.フラグを調べゼロの状態(2.フラグコ1) ならジャンプ		
JP NZ, nn	JR NZ. na	2.フラグを調べノンゼロの状態(2.フラグ・D: ならジャンプ		
JP C. nn	JR C.nn	C フラグを関ベキャリ有り (C フラグェ1) ならジャンプ		
JP NC. nn	JR NC. nn	C フラグを関ベキャリなL (C フラグ=0) ならジャンプ		
JP PE, nn		P/Vフラグを調べイーブン(偶数)(P/Vフラグ・1)ならジャン		
JP PO. nn		P/V フラグを調ベオッド(奇数:(P/V フラグ O)ならジャンプ		
JP M, nn		Sフラグを調べマイナス (Sフラグ=1) ならジャンプ		
JP P. nn		8フラグを調べプラス (8フラグ=0) ならジャンプ		
	DINZ BD	B+B-1 B\0ならジャンプ		

注 JRのオペランドはアセンブラによってはラベル名ではなく、相対値を書くものもある。

	LD	B.10H	
	LD	HL, ZOOOH	
	LD	A, COH	
LOl	ADD	A, (HL:	
	INC	HL	 Bレジスタから1を減じゼロなら次の命令を実行する。
	DJNZ	L01	・ Bレンスタがら」を減しせばなら次の暗音を美行する。 ゼロでなければLO1番地へジャンフ
	JP	KEYR	KEYR とラベルをつけた書地へジャンプ (この次は KEYR 帯地の命令を実行する)
CRTR	LD	A,30H -	ここへは他にあるジャンプ命令等でジャンプしてくる。
	LD	C, COH	ここへは非にあるシャンノ助で等(シャンノし(くる。
	JR	LOS	LO2のラベルがつけられた命令の先頭番塊次の命令の先頭番地の債をマシン器のオペランドに持つジャンプ命令(2)
KEYR	IN	A,(08H)	バイト構成の命令! LO2とラベルをつけた書地へジャンプ
	CP	0	
	JP	Z, KEYO	前の命令でAレジスタとOを比較してゼロ(一致)ならKEYO 常価へジャンフ
	CP	1	
			ゼロでなければこの命令を実行する
KEYO	LD	B, 20H	

LO2 LD

HL,0038H

よいプログラムとは

1. 実行速度が速いこと

用途によっては、速度が問題にならない場合もあるが、まずほとんどの場合、 全システムの効率に大きく影響する。

2. メモリをくわないこと

プログラム自体の長さは、無駄を省いた最小限でなければならない。

実行速度を上げるためにも重要である。また、専用システムではメモリ数を着らし、部品点数を引き下げることにより得られるメリットは多い、ただし、以下の■ を操作にしないよう心がけなければならない。

アータ■納用メモリは、情報処理(事務計算)のような用途で多用されるが、 フロッピティスクなどの外部(■を育効に利用し、システム効率を上げるような 輸計が認ましょ)

3. テバッグ(修正)しやすいこと

いかに有能なプログラマでも、できあがったプログラムが1回で動作するのは まれである。また、で書あがってから何年もたってからパグ(縁り)が、発見さ れることがある。すみやかに対処できるよう配慮しなければならない、収買とも 共適でるが、コメントを豊富に、機能をモジュール化し分散させること、フラグ の使用は最小限にする。サブルーチンからジャンプでメインルーチンへ戻るなど 終わてある。

4. 改造しやすいこと

新しくプログラムを作るとき、前に作ったプログラムの改造で対応できれば、 こんな豪なことはない、設計変更されそうな点を予測すること。

5. 速く作ること

プログラムの原価は、ほとんど人件費につきる。速く、しかも後で応用のきく プログラムを作ることが、プログラマの使命である。

コール, リスタート, リターン命令 (サブルーチン)

一ル [CALL] 命令は、ジャンプ命令と似ていますが、ジャンプするとき次の命令の番地をスタッカへ自動的にブッシュ [PUSH] します。そしてリターン [RET] 命令があると、スタッカからボップ [POP] した値をプログラムカウンタへ入れて元の強れへ戻ります。コールで呼び出される番地からリターン命令までをサブルーチンと呼び、プログラムの中のとこからでも呼び出して実行させることができます。コール命令は、2・バイトのジャンプ先の絶対番地を持った3バイト命令です。コール命令にも、ジャンプ命令と同じ条件を付けることができます。条件を満たしていないときは、コール命令がないのと同様に、ジャンプせずに次の命令を実行します。

リスタート (RST) 命令は、特定の8 側の番地へのコール命令に相当します。1 バイト命令なので、多用されるサブルーチンをコールするときに便利な命令です。

リターン命令であっても、ノンマスカアル割り込み (NMI) からのリターンは リターンフロムノンマスカアルインタラブト (RETN) を使います。他の割り込み に対する割り込み禁止状態を解除するためです。また、割り込み (INT) からのリ ターンは、Z 80 のベリフェラルのデージーチェーンによる優先順位決定機能を使 うときは、リターンフロムインクラブド (RETI) 命令を使って、ベリフェラルに 対して割り込み処理の完了を知らせてやる必要があります。これは割り込み処理 ルーチンの中で、サブルーチンコールを行なう場合もあり、サブルーチンからの リターンで割り込み処理だ了になってしまわないようにするためです。

サブルーチンの使い方は、プログラムの良否にかかわる重要なチクニックです。 単に同じ手続きをあちこちで何回も使うから、記述の手間を着くというだけでな く、プログラムの機能のブロック化、あるいは甲機能モジュールのブラックボック 文化に役立ちます。デバッグ済みのサブルーチンは内容を知らなくても使いり だけを知っておけば、いつでも呼び出せます。モジュールとしてたくさん作って おけば、次からはモジュールの組み合わせを変えるだけで、新しいプログラムが できあがるわけです。

メインルーチンからサブルーチン1をコールし、さらにサブルーチン2をコールする

	CALL SUBI	× 11		サブルーチン1 サブルーチン2
,	(ンチン	PUSH	PUSE
SUBl	(サーブ	CALL	CALL
) CALL SUB2	12	POP	POP RET
	(7 2 1		RET
	RET	1	FUSH=	戻り書地をスタッカへ
	(: #1	POP-A	タッカよりとり出して戻る
SUB2	RET	ブリチ	ネスティ	77
		ž		

メインルーチンのあちこちから 1 つのサブルーチン 3 をコールする

}	メインルーテン	サブルーチン3
CALL SUB3	3	
5	1,	
CALL SUB3	14	
5	÷	
CALL SUB3	> "	
\$		7
JB3 (サルブリ	3回実行

命令	オベランド					
CALL nn	nnは絶対番地	無条件コール				
CALL oc.nn	ロnは絶対書地 ccは条件	条件付コール 前項のJPと同じ条件				
RET	オペランドはない	無条件リターン				
RET cc	ccは条件	条件付リターン 前項のJPと同じ条件				
RST n	30H 38H 0 n=08H5 # & £, (OH 18H 20H 28H のいずれかも選ぶ ODO8Hへのコール命令(CALL 0008H) ただしRST nは 1パイト命令				

F レジスタとフラグ変化

F レジスタは六つのフラグにより構成されます。フラグはそれぞれが意味を 持ち、演算命令やローテート命令。入出力命令などの実行結果によって変 化します

キャリフラグ(Cフラグ)は、最上位のビットからの桁上がり、桁借りにより、 あるいはローテート、シフト命令で変化します。

ゼロフラグ (Z フラグ) は、実行結果がゼロになったとき "1" にセットされます


パリティ/オーバフローフラグ (P/V フラグ) は、パリティ (ビットパターンの
"1" の数が節数が異数か) と、符号付き演算のオーバフローを兼ねています。パ リティは、音数なら "0"、偶数なら "1"、オーバフローは、オーバフローして本 来正の数になるべき結果が負の数になってしまったとき "1"、正しい結果のとき
"0" になります。

サインフラグ (S フラグ) は、符号付き演算の符号ビット (左端ビット) と同じになります。 負の数であれば "1"、正の数であれば "0" です。

ハーフキャリフラグ(H フラケ)は、下位4ビットに対するキャリフラグです。 これらのフラグのうち、サブトラクトフラグとハーフキャリフラグは、ジャン プ命令では特定できませんが、2進化10進数を扱うデシマルアジャストアキュム レータ (DAA) 命令を実行するとき参照されます。

フラグは命令により変化する。変化しない、不定になる。各場合かあります。 コンプリメントキャリフラグ(CCF)命令は、他のレジスタに変化を与えずにキャリフラグのビットパターンを反転させる命令です。セットキャリフラグを"L" にする命令です。なお"O" にしたいときは (AND A) か (OR A) を使います。

どの命令を実行したときどのフラグが変化するかは、 巻末のフラグ変化表と命令表を参照してください。



2進化10進数と10進補正命令

● PU内の募務演算は、メモリやレジスタに記憶されたビットバターンを 2 進数として演算します。8ビットレジスタでは 0~255まで、256以上を表 わすと桁上げをしますが、レジスタの内容は 0 と 256 が同じパターンになります。 多くの桁を扱う場合は、桁上げ操作や入出力を簡単にするため、2 進化 10 進数 (バ イナリコーデッドデシマル=BCD)を折います。

4ビットのパターンは16種類0-Fまでありますが、このうち0-9までを有効 とし、A-Fについては上位桁の4ビットへ1くり上げ0-5にします。このよう にすると4ビット-1桁の10進数表現ができます。10桁の10進数を使いたいと きはメモリに5パイトのエリアを確保し、2桁ずつ演算するのです。

しかし、演算は BCD で表現されていても、2 進数で計算しますので、結果として A-Fが出現してしまいます。ここでデシマルアジャストアキュムレータ (DAA)命令を実行すると、いまの計算が加勢か減算か、パーフキャリは出ているか、などフラグレジスタの状態によって必要な桁上げ、桁借り処理をして、BCD に反してくれます。BCD はデータエリアが多少大きくなりますが、入出力はほとんどの場合「10 進数が要求されますので、変換の手則が名け、多桁演算がやりやすいなど特徴が多く、よく使われる予法です。

E	y - /	14	->	名前	BCD 表現
00000000	0 0 0 1 1 1 1 0	0 0 1 0 0 1	0 1 0 1 0 1 0	0 1 2 3 4 5 6 7	
1	0	0	1	9	
1 1 1 1 1 1	0 0 1 1 1 1 1	1 0 0 1	0 1 0 1 0 1	A B C D E	使わない

```
8-6 を倒にとって

減算すると

10 遺離では

8+6-14 であるが

2桁の BCD では

0000 1000 = 08

)0000 0110 = 06

0000 1110 - 08

こなり、下4セットは使わない値に

なってしまう。

ここで DAA 会令を実行すると
```

0001 0100 1 4 148LT(18

この補正のし方は加減算。 桁あふれ等により異なるが、 アレジスタの働きで開業えることはない 9 6 10の位 Iの位

目桁の10進数

(4ビットを1デジット(桁)と呼ぶのは) ここからきている

1001 0110 (#

16進数 になおすと (名前で呼ぶと) 96 である、これを

96 である、これを 10 進数になおすと 9×16 +6×16 150 である

子水田(1) 电数制电池

1001 0110 は 16連続み にすると 96 (きゅうろく) 10進数にしても

96 (きゅうじゅうろく) である コンピュータの中で勤値を表わすには

- 1. 2 進数として扱う
- BCD として扱う
 寿現をとり入れる

等のやり方がある

- ◆1,は入出力のたびに10雑数との変換が必要。プログラムは簡単でスピードも早い、桁数が自由にならない。
- 2. は桁数が自由になり、入出力、プログラムは簡単 メモリにおだが多い
- ●3.は、桁数が多い場合に有効、プログラムは複雑で演算時間がかかる

ペリフェラルのプログラミング

● リフェラルを使うときは、データの人出力を行なう前に、ベリフェラルの 内部レジスタへ開報を書き込んで、目的にあった動作をするように設定し なければなりません、機能が多いほと選択の幅が広くなりますので、たくさんの 情報を与えなければなりません。情報は次々に書き込みます。情報の中に何の情 報かを示すビットが設けられている場合もありますが、書き込む順序によって、 意味が強ってしまうことがあります。 アニュアルに記載された順序を守れば安全 です。

ペリフェラルのレジスタへ情報を書き込むには、そのペリフェラルのつながっている IO ボートへ貼力命令を出します。PIO と SIO には、C/D セレクト信号端子があり、"1"のとき C すなわち制御語(control word)、"0"のとき D すなわちデータと解釈しますので、制御情報を書き込むときはこの端子を"1"にして出力命令を出します。実際にはこの端子を"ドレスバスのいずれかのビットへつなきます。、無御語とデータとは別の IO ボートアドレスに配置されることになります。CTCのチャネルセレクトや PIOの B/A ボートセレクトも同し考え方で対処します。

一度書き込んだ制御情報は、リセットされるか、または新たに書き込まれるまで有効です。また、特別な場合を除いて IN 命令で読み出すことはできません。




制御レジスタに書き込まれた

数値 によって助作が選択される

制御祭・コントロールワード・


PIOの場合



A7~A2	A:	Ao		地	ボート切換え	データ/劉御語切換:			え	
	0	0	(0, ×4, ×8, ×	このどれか	B Aセレクト が"0"だから	C/Dセレクト	ή·"0":	ピカー	ラデータ	
	0	1	×1,×5,×9,			//	"1"	//	制御匪	
×	1	0	12, K6, KA, K	Eのどれか	B. Aセレクト	"	"0"	11	7-9	
×	1	1	×3,×7.×B.>	アのどれか	が"1"だから 日ボート	//	-1"	1/	9(30)	

×はアドレスデコーダによってきまる

CTC の場合 (CTC に対する入出力は制御レジスタにのみ適応する) (CS, CS, は内部の4つのチャネルを選択する



PIO モード D の動作


モードBは出力モードです。8ピットの入出力線に出力(OUT)命令で、出さ れたデータバスの状態がそのまま出てきます。データバスの内容が変わっ ても、次に出力命令がくるまで出力線の内容はそのままです。

CPU からの出力動作では、10 リクエスト (IORQ) とライト (WR) 信号が "L" になりますが、PIOにはライト信号の人力端子がありません。 これは (IORQ) が "H"で、チップイネーブル (GE) が "L"で、C/D が "F"で、チップイネーブル (GE) が "L"で、C/D が データすなわち "L"のとき、PIO 内部でライト信号を作り出しているからです。 出力命令が出されると、データバスから PIO の出力レジスタへ信号が入りま

in Diefarin in etc.と。 テーケルなから FIO のin Dレジスクへ間等が入りま
れ 内部のライト信号が立ち上がると次のクロックの立ち下がりで、すでに出力
線に出力レンスタの内容が乗り搬送しています。 同時にレディ信号像からレディ
(RDY) 信号が出されます。 外部装置はこのレディ信号が "H" になったことによ
リ出力線のデータを取り込み、終わったらストローブ (STB) 信号線を "L" にして応答とます。 レディ信号は、このストローブの近ち上がりの次のクロックの立ち下がりで"L"に戻り、次のデータの出力命令を持ちます。 割り込みがイネーブ
ルにプログラムされていて、優先期位の高い割り込みがかかっていなければ、ストローブの立ち上がりで割り込み。 (INT) 出力は "L" になって CPU に割り込みを
かけることができます。次の出力命令があるまで出力線の状態は変わりません。

レディ信号が"H"のとき、すなわち出力命令に対してストローブが返っていな いときにさらに出力命令を出すと、レディ信号は一度"L" に戻ってすぐ "H" に なります、レディ信号は正確難信号ですから "H" アクティブです。

レディとストロープの信号線をハンドシェーク線と呼びます。外部装置とCPU はPIOのハンドシェーク線を通じて、近いに確認し合いながら(同期をとりなが ら)データのやりとりを行なうわけです。




PIO モード 1 の動作

モニード1は入力モードです。外部から入ってきた8ビットの信号がポートの 入出力線に与えられ。CPUからの入力(IN)命令でデータバスを通じて
CPUの内部レジスタへ取り込みます。

レディ譜子は、リセットがかかると"L"になっています。CPUからの入力命令で、"H"になって受け入れ可能を外部へ知らせます。この1 億日の入力命令で 読み込んだデータは無意味です。外部装置からレディ信号線が"H"のとき、入出 力線にデータを与え、続いてストローブを"L"にするとストローブの立ち上がりで、PIO は入出力線から内部の入力レジスタへデータを取り込みます。次のクロックの立ち下がりで、レディを"L"にして外部から次のデータが入ることを禁止し、同時に割り込み可の珠壁であれば、CPU に割り込みをかけます。割り込み処理ルーチンで、入力 (IN)命令を実行し、このデータをCPU の内部レジスタへ読み込みますと、リード (RD) 信号の立ち上がりと次のクロックの立ち下がりでレディ信号線を"H"に戻し、次のデータス打に個えます。

モード1では1個のダミーの人力命令が必要です。プログラミングが終わり、 外部からの信号を受け入れてもよい状態になったら(IN)命令を実行して、レディ信号を出し外部装置に受け入れ可を知らせてください、レディ信号が受け入れ 状態を示していないときに、入力線にデークを乗せてストローデ信号を与えても、 人力レジスク!へデータを書き込むことはできます。しかしなんらかの方法で CPUの入力命令の実行が遅れないようにしないと、データが失われるおそれがあります。




PIO モード 2 の動作

モ 帯 2 は A ボードだけについて可能な、入出力モードです。8 本のデータ 線は入出力乗用になります、ハンドシェーク線は A ボートが出力側御用。 B ボートが人力側側用になります。したがって、B ボートはハンドシェーク線を 必要としないモード 3 に譲渡け、なければなりませる。

出方命令によるデータ出力動作はモード 0 と同じですが、モード 0 では出力線に常にデータが乗せられているのに対し、モード 2 のときは A ボートのストローブ (ASTB) 信号線が "L" になっている間だけ、多少遅れて乗せられてきます。 外部設置はこのストローブを立ち出げるタイミングで、データを読み取ればよいのです。入力命令によるデータ入力動作は。[B ボートのハンドシェーク線を使うほかはモード 1 と同じです。

期り込みをかけるタイミングも、モードの、モード1と同じですが、入力動作では B ボートのハンドシェータ線を使うため、B ボートに書き込まれたベクトルが 適出されます。したがって、人力、出力各動作で割り込みを列々のベクトルで割削することができますが、B ボートをピットモードで使用する場合は、本来の B ボートの動作で発生する割り込みに対するベクトルと、A ボートの人力動作で発生するパクトルが同じ仮になってしまいます。いずれかの割り込み機能を使用しないようにするか、処理プログラムの中で、どちらの割り込みかを判断しなければなりません。



A ポートストローブが "L" のときだけ出力データがポートデータバスに現われる.

したがってこのときは外部からデータを与えてはならない。

他は、モード 0、モード 1 と同じ、

PIO モード3の動作

モード3はハンドシェーク線を使用しないで、非同期で入力出力を行います。 ヒット単位に入出力の設定ができ、割り込みは入力に指定したビットが指 定した状態になったときに入ります。

出力命令で遊られたデータは、モード 0 と同じタイミングで出力に指定された ビットに乗せられます。入力命令で読み込むと、リード (RD) 信号が立ち下がる 直前の入力に指定されたビットの状態が CPU に読み込まれます。出力に指定されたビットは、それ以前に出力命令で透り出したままが読み込まれます。

入力に指定したビットは、さらに割り込みに関係させるか否かのマスク指定をすることができます。マスク指定で削り込み要因のモニタビットに指定したビットが全部そろったとき (AND 条件)、いずれか一つが入ったとき (OR 条件) を選択でき、人力線を正論理 ("H" アクティブ) としてとらえるか、負論理 ("L" アクティブ) としてとらえるかの選択もできます。

コントローラとしての用途では、PIOをモード3で使うことが多いと考えられます。周期的にCPUは入力ビットの接触を検査し、対応した出力信号を出力ビットへ乗せるようなプログラムを組みますが、入力ビットを読み込む周期はプログラムの長さで決まります。もっと早い対応が必要なシステムでは、増り込みを使うことにより解決できます。ただし、割り込みによるシステムの応答は、外部委談で起こり得る秘密の条件のときを想定して設計しないと、CPUが追いつかなくなることもあります。時間計算から許容ステップ数を出し、その範囲内のプログラムを作るのですが、システムクロック周波数の決定とも合わせて情報に検討しなければなりません。



割り込み発生の条件、設定

- 入力ピットのうちどれを判断の対 とするか (マスク)
- 入力は "H" アクティブか "L" アクティブか (論理)
 AND か OR か (AND/OR)

たとえば、上の例で

- ビット4と6が共にアクティブになったとき割り込みを発生させたい
- ・入力は普通は "H" になって信号があるときだけ "L" になる ("L" アクティブ) とすると
 - ·マスク指定はビット 4 と 6
 - ・温理は言論理
- · AND OR IT AND

と指定する

具体的には(次頁参照)

ペクトル×××××××0 ×× モード設定 11001111 CF ピット指定 C111010101 TP Rich網接 1010111 D7 マスク指定 10101111 AF

> これを順次PIOの 制御レジスタ群へ OUTする

PIO のプログラミング

割り込みベクトル

■ "0"であることにより割り込みベクトルを意味する
割り込み処理ルーチンのアドレステーブルの香地(下位)

モード設定

1111 " であることによってモード政策議を意味する
無意味 (何でもよい)
モード
「?16] $00 = \nabla - \Gamma O (H カ \nabla - \Gamma)$ $01 = \nabla - \Gamma I (A カ \nabla - \Gamma)$ $10 = \nabla - \Gamma I (A カ \nabla - \Gamma)$ $11 = \nabla - \Gamma I (A \nabla - \Gamma)$

ビット指定 モード設定でモード3を指定したときは続けてこの指定をします.


→ ポートの入出力線のビット位置に対応したビットを、 人力ビットにするとき"1" 出力ビットにするとき"0"に指定する

制御語の書き込みはAボート、Bボートを別々に行なってください。

A、B 是在させると、動作しない場合があります。順序もここに書かれていると ありなら無顧ありません。

割り込みを使わない場合は、ベクトルの書き込みは省路できます。

割り込み制御語



マスク指定

■ 割り込み制導命のビット4が"1"のときは続けてこのマスケ 指定をする。ボートの入力機のビット(欧国)対応するビットを "1"にすると、割り込み発生とは無関係な人力になり、"0" にしたビットのみが割り込み発生変因となる。

割り込み制御語

● "0011"であるとき、割り込み発生の有無のみを変更する制 環絡を意味する ・ 無意味(以前の指定を変えない) ● 割り込みを発化させるとき"1"、発生させないとき"0"

PIO のプログラム例

P 10をモード3で使用する場合の一例を考えてみます。PiOは10ポートの
00H − 03H に配面されているものとします。Aポートの 0~5ビットを入
力とし、他を出力ビットにします。電源異常信号と非常停止信号が実に"L" アク
ティブで、0と1ビットにつながっています。処理に適度が要求されますので、割
り込みをモード2で使用します。他の人力は位置検出のマイクロスペッチの信号
で、出力はすべてモータやソレノイドを駆動します。出力を"H"にすると動き。
"H"にするとままります。応答神像は問題にならないとします。

ます 0000H 番地からのルーチンで PIO を設定します。設定の最後で CPU の 割り込み受け付けを可能にします。次に入力ビットを読み込み、その条件に従った制御情報を A レジスタにととのえ、出力ビットへ出力します。


割り込みが入ると、すべての出力を"L"にして動作を止めます。CPU はホルトに入り、新たにリセットがかかるのを待ちます。

 PIO に限らず、ベリフェラルの INT の出力場子はオープンドレインになっています。したがって、+5 V へ抵抗でブルアップしておかなければなりません(ワイアードイア).

 CPU
 +5V

 PIO
 INT

 INT
 数kΩ



```
CONTROL
      ORG
           0000H
                      このプログラムをゼロ番地から配置
           SP. 00000H
      IM
                      :割り込みモート
           A. 01H
            I. A
      LD
           A. 00H
      OUT
           (01H), A
           A. DCFH
                      : PIO モード 設定
      αит
            (01H), A
            A. 3FH
                      :ビット指定
      OHT
            (01H), A
            A. 97H
                      : 別りBAA制御語
      OUT
            (01H), A
           A. OFCH
                      - アスク指定
            (01H), A
      OUT
                      : 割り込み許可
JOBS
                      : 仕事を始める
      IN
           A. (00H)
                      : 入力ピットを続む
      DUIT
           (00H), A
                      : 出力をコントロールする
      JΡ
            JOBS
                     :次の仕事を始める
      ORG
           0100H
      DEFW
           INTR
                      : 割り込み処理ルーチンの先頭番地定義
                      : 割り込み処理ルーチン
INTR
            A. OH
                      :モータを止める
      OUT
            (00H), A
     HALT
                      : CPU を止める。リセット信号が入るまで停止
      END
                      :プログラム終り
```


CTC カウンタモード

■ TCのクロック/トリカ (CLK/TRG) 端子に、与えられるパルスをカウント します。あらかしめ設定された数を1側のパルスで1ずつ減らしてゼロに なると、次のクロックの立ち上がりでゼロカウント/タイムアウト (ZC/TO) 端子 を1.5 クロックの間 "H" にし、割り込みを発生します。

カウントするパルスはシステムクロックの2倍以上の原則で、"H"と"L"の時間は、おのおの120ms以上必要です、パルスの立ち上がりまたは立ち下がりエッジ (指定できる)がくると、次のクロックの立ち上がりで、ダウンカウンクを1減します。 アウンカウンタがぜ口になるとぜロカウント信号を出し割り込みをかけます。 内時に淀数レジスタに設定されている数値をダウンカウンタへ書き込み、次のカウントに備えます。 カウント途中で定数レジスタに新しい数数を書き込むと、次のゼロカウント時から有効になります。 定数レジスタか必ずウンカウンタへの書き込みは、リセット状態から最初に定数レジスタが設定されたときと、ダウンカウンタがぜつになったときです。 定数レジスタが設定されたときと、ダウンカウンタがぜつになったときです。 定数レジスタは8ビットですから 1-256の値が設定できます。 0 を設定したときは 256 を意味します。

割り込みベクトルレジスタは、CTC 1 個=4 チャネル分に 1 軽しかありません。 ベクトルの設定はチャネル 0 によき込みます。割り込みが発生すると要素するチャネルによって、ビット 1 とビット 2 が決まったパターンに修飾されて送り出されてきます。 優先順級はチャネルのが一番高く、期にチャネル 3 か接接位です。

例明語や定数の書き込み、読み出しのときのチャネル桁定は、チャネルセレクト $|CS_a\rangle$ $\geq (CS_b)$ $\leq (US_b)$ $\geq (US$



CTC タイマモード

力 ウンタモードでは、不定期的なパルスをカウントしますが、決まった週期 を持ったパルスをカウントすることにより、時間経過を知ることができます。これがタイマモードの動作の基本です。カウントするパルスはプリスケーラで、1/16か1/256に分開されたシステムクロックを使います。システムクロックの周期と分階数と、定数レジスタに書かれた数値の値がゼロカウント/タイムアウト(ZC/TO) 端下へ信号が出てくる時間周期となります。

タイマの起動は、トリガと自動が選択できます。トリガ起動の場合は、クロック/トリガ端子の立ち上がりか立ち下がりのエッジ(選択できる)から2回日のクロックの立ち上がりでスタートします。自動の場合は、時間定数を書き込む出力命令の次の命令サイクルと同時にスタートします。


割り込みの発生と、定数の再設定についてはカウンタモードと同じです。

CTC はカウント中に、読み出しても差しつかえありません、ダウンカウンタの 現在値を知ることができます。ゼロかウント/タイムアウトを検知するのに ZC/ TO 信号も割り込みも転わず、ダウンカウンタの値を読み出し、ゼロかどうか算べ る方法が考えられますが、ダウンカウンタがゼロになり、次に定数レジスタの値が 再びダウンカウンタへ書き込まれるまで、2 クロックしかないので、この親に CPU が読み出すとは限らないため、不確実で実用できません。



前順では。は省略してあるが、 カウンタモードでもクロックは 与えなければならない


トリガ起動の場合




CTC のプログラミング

割り込みベクトル

(チャネル0に対してのみ巻き込むことができます)



チャネル 即語 (各チャネルごとに書き込みます)



時間定 🗎

2724252423292120

→ チャネル制御師のビット 2 が "1"のとき続けて書き込む、各ビットは 2 進数でゼロカウントになるまでの数値を表現している。ゼロのとさは 256 として扱われる

8255 との接続

Z-80 ファミリには、パラレル入出力ボートとして PIO が用意されて、ハンドシエークを削り込み機能など使いやすい機能が選の込まれています。しかレメカニズムの影節で使われる入出力は、単純なビット単位のオンオフガ多く。このような用途の場合はいろいるな機能なります。インテル社の 8255 は、PIO のような割り込みの機能は持っていませんが、8 ビットボートが3 本と、PIO より多くのボートを持っており、よのような用途によく使われています。このような専用には、IC の数が増えるのをいとわなければ、標準ロジック IC の D -フリップフロップなどを使っても構成できます。

8255 は Z-80 ファミリとは設計メーカも違い, 1 世代前の製品ということもあって, 完全な結合はできません。しかし機能を限定することによって、十分目的を達することが可能です。



例

題

プログラム 1 (ループ) プログラム 2 (利 斯) プログラム 3 (メモリクリアサブルーチン) プログラム 4 (変換・テーブルサーチ) プログラム 5 (スイッチの表示) プログラム 6 (スイッチの表示)割り込み)

プログラム 1 (ループ)

1 から 10 までの緊動を加えるプログラムを考えます。 答は A レジスタに入っていればよいとします。 SAMPLE I



これが $1{\sim}100$ までだったら上のやり 方では 大変です。そこで「くり返えし」を使います。〈SAMPLE 2〉



この方法なら、B レジスタに入れる数を変えればいくつでも加えられます。ただし、このままではA レジスタがオーバフローすることがありますので工夫がいります。

[注] サンフルプログラムを食品・強にしてアセンブルしたものです。各サンブルブログラム前に関連はありません、実行するときにはモニタブログラムを持ったワンボードコンピュータ。たとえばシャーブの SM-B-80 TE を使ってください。


```
11881
       アトリア マッコ湖
                            4-17-1
                       ORG 6008H - | このコロマナムを 0000H 最地から配面することをア
                           0
6 0000 AF
                       XOR
                                 <-- A € # □ I: 1 6
                                  A · A · 1 A D 1 D C c
7 9881 0681
                       ADD A.1
                       ADD A.2
                                     A-A+2 AB3006
8 0003 0602
                       900 B.3
9 8885 0683
18 8887 0684
                       ADD FI.4
11 0009 C605
                       CICR
12 000B C606
                            A , 6
                       ann
                            A.7
13 000D C607
14 088F C688
                       8.8 dog
15 0011 0609
                       ADD A.9
                       ADD R, 10 ← 1271-10 & CONIO A DE REIÑO TOO
16 8813 C688
                       HALT
17 0015 76

← CPU + 1 n 3

                2. 水杨水杨水明杨水明水水明明杨水水明杨水水明明水水明水水明明水水明水水
18
                :SAMPLE2
28
                       XOR A
22 8016 RF
                            8:10
                                     カウンタの初期設定
ボインタの初期設定
23 0017 060A
                       LD
                       LD
                            H > 1
24 8019 2681
                       ADD B.H
                                    A \leftarrow A + H
                LOOP1
25 0018 84
                       INC H
                                     H \leftarrow H + 1
26 0010 24
                       DJNZ LOOP1 ← - B - B - 1 | B か / 2 せいなっ LOOP1 事地へ、
27 8810 10FC
28 881F 76
                      HOLT-
```

プログラム 2 (判断)

A レジスタに入っているデータのピットパターンのうち " 1 " の数がいくつあるか数えます。結紮が偶数なら GUSUR 番地へ、奇数なら KISUR 番地ペジャンプするようにします。 SAMPLE 3



しっとうまい方法があります。A と A の AND をとれば A は変わらずに、そのときの A の 1 の数に応じてパリティフラグがセットされます。

AND A ← AとAのアントにより Fしジスダをセットします

JP PE. GUSUR ← PE. BJ/リティイーブンするわち Aレジスタの '1の

取り倒旋で表れるジャンプセよ。の条件にラジンプ的です

これでも上と同じ働きをします。Fレジスタだけ変わりますが、他のレジスタの内容はこのルーチンに入る前のまよ変化しません。

```
29
              ************
30
              :SAMPLE 3
                        0200
             GUSUR
                   EQU
      025F
34
                    EQU
35 0020 0600
                    LD
                        B.0
36 0022 CB3F
37 0024 3001
             LOOP2
                    SRL
                    JR
                        NC, JP1
38 0026 04
                    INC
39 0027 20F9
              JP1
                    JR
                        NZ,LOOP2
48 8829 C848
                    BIT
                        Ø,B
41 002B CA0002
                    JP.
                        Z, GUSUR
42 002E C35F82
                    JP
                        KISUR
```

プログラム 3 (メモリクリアサブルーチン)

0100H 番地から 03FFH 番地までの 300H バイト(=768 バイト)の RAM をゼロクリア (すべて 0 で埋めつくす) するサブルーチンを作ります。 SAMPLE 4



別の方法もあります。 SAMPLE 5:



(***ログド: サイスが小さく、実行が出いのがよいプログラムが条件です。ただいあまり名人書 的なプログラムを作ると、あとく見たときに向をやっているのかわからなであることがあります 人がデナングを対応しても、いなりの今人は外側である他です。

```
43
                ***********************
44
                ISAMPLE 4
45
46
47 0031 210001
               MCLEAR LD
                           HL.0100H
48 0034 010003
                           BC,0300H
49 0037 3600
               ZEROM LD
                           (HL), 0
                       INC
                           HL
51 0039 08
                           BC
52 0038 78
                           A.B
                                      B. Chicker chack sub- 6
53 883C B1
                       DR
54 003D 20FB
                       JR
                           NZ, ZEROM
55 003F C9
                       RET
56
               ******************************
57
               SAMPLES
5B
50 0040 210001
               MCLR1 LD
                           HL,0100H
61 0043 110101
                           DE. 0101H
                           BC,767 ~ 10 過數工定義上工士
62 0046 01FF02
63 0049 3600
                      LD
                           CHLD. B
                      LOIR
64 0048 EDB0
65 804D C9
                      RET
```

プログラム 4 (変換-テーブルサーチ)

Aレジスタの内容を表に従って変換します(下位4ビット対象)。SAMPLE 6:

ŀ	Αį		29	00	01	02	03	04	05	06	07	08	09	0 A	0B	0-C	0.5	0E	0F
	萎	終	16	5C	06	SB	4F	66	6D	7D	27	7 F	6F	77	7C	39	5E	79	71

変換前のデータが規則的で後は不規則です。したがって、前をメモリアドレスに対 応させ、後をその内容とすれば、一発で表別さができます。もし相方共不規則なら、つ 一つ・数するかどうか調べて行くサーチの予法をとらなければなりません。




これは4ビットのデータを数字表示 LED に、16 進数表示するときに使うサブルーチンです。多桁表示したいときは、コモンを順次切り換えてダイナミック点灯させます。



```
66
                ***********************
                :SAMPLE6
68
69
70 004E E60F
                CONU
                       GND 0FH ← LØ4 E √ 1 5 → 2.7
                             C, A
71 0050 4F
72 0051 0600
                             а, а
                       LD
                             HL, TABLE
73 8053 215988
74 8856 89
                            HL,BC - HLに行の人っているアドレスを作成
75 8057 7E
                       LD
                            A. CHI )
76 2058 C9
                       RET
                       DEFB 5CH
77 8059 SC
                TABLE
78 005A 06
                       DEER REH
                       DEFB 58H
79 205B 5B
                       DEFB 4FH
80 805C 4F
81 8850 66
                       DEER 66H
82 BBSE 6D
                       DEFB 6DH
83 885F 7D
                       DEEB 7DH
                                       4-78 (2)
84 8858 27
                       DEFB 27H
                                       (DEFB はすべ)ンドに書かれた1ペイトの
95 8861 ZF
                       DEER ZEH
                                       値をそのままで、ジボミしてメミリへ定義す
                       DEFB 6FH
86 8862 SF
87 8863 77
                       DEFB 77H
BB 8864 7C
                       DEFB 7CH
89 0065 39
                       DEFB 39H
90 0066 5E
                       DEFB SEH
91 0067 79
                       DEER 79H
92 0068 71
                       DEFB 71H
```

プログラム 5 (スイッチの表示)

PIO につながれた 8 側のスイッチのバターンを読み、前項のサブルーチンを使って LED に 16 進数表示させます。 'SAMPLE 7'>




IN 命令を実行するたびに、その時点の SW₀~SW₃の状態が 16 進表現で LED に 表示されます.



```
93
                94
                : SAMPLE7
95
96
                PIDADI EQU ØDØH
        BUBB
                                      一 ボートアトレスのラベル名記載
98
        88D1
                PIDAC1 EQU
                           BDIH
                                      、EQU は実施っためのできょうである
        0002
                PIOBD1 EQU
                            8D2H
99
                                       ロフレンがはは変換されないと
188
        8803
                PIOBC: EQU
                            PD3H
                            SP.0080H - * * * * 12. FFFF H # # 1 * 16
101 0069 310000
                       LD
102 0060 218800
                       LD
                            HL, INTPR
183 886F 8683
                       LD
                            8,3
                                         PID A R - > BIGGS OF VALS
                            C, PIORCI
124 2071 0ED1
                      L.D
105 0073 EDB3
                       OTIR
106 0075 218800
                       1.0
                            HL, INTPB
107 0078 0603
                            8,3
                                         PIO BECCE, MINISTER AND A
108 0079 BED3
                            C.PIOBC1
                       LD
189 887C FDR3
                       OTTR
110 007E DBD2
                LOOP?
                       IN
                            A. (PIOBDI) - 11 - FAMILY
111 0080 CD4E00
                       CALL CONU - - - P & MA 1 - - 1
                       OUT (PIORDI), A → abl
112 0083 D3D0
113 0085 C37E00
                       JP
               INTER
                       DEFB @CFH =
114 9088 CF
                       DEER ARH -
115 0089 00
116 008A 07
                       DEFB 87H ---
             INTPB DEFB 8CFH . - E + 3
117 0086 CF
118 808C FF
                       DEFB OFFH - QUALITY
119 0080 07
                       DEF8 87H - - - 319 3 A 4 1
```

プログラム 6 (スイッチの表示-割り込み)

前項の人イッチを押しホタンスイッチとして、押されたスイッチ番号 (SW。ならの、 SW。ならの、SW。ならの、を表示するように、割り込みを使ってプログラムを作ります。 ただし、制助に押したとさは、先に押したほうを使光します。全く同時なら番号の小さい ほうを優先します。難してもたに押されるまで表示し続けます。(SAMPLES)



```
128
                                       :SAMPLE8
123
                                      PICAD EQU 000H
                 8008
                    0001
                                      PIDDC FOU BOTH
                                                                                               さいトアトレスのひへん名字器
126
                    0202
                                       PIGGO EQU ØD2H
                   80D3
                                       PiOSC EQU
                                                                 0D3H
128 80BE 310000
                                                        LD
                                                                   SP. RRRRH
                                                                                                 ステーラは定、PFFF H 香地より出-
129 0091 21AC00
                                                        LD
                                                                   HL, INTLPA
                                                                   8.3
130 0094 8683
                                                      LD
                                                                                                 PIO A to ... NORSHO BRISA
                                                                    C.PIORC
131 0096 RED1
                                                      LD
132 8898 ED83
                                                    DITTR
133 009B 21BF00
                                                      LD
                                                                  HL, INTLPB
134 0090 0605
                                                                  8.5
                                                      LD
                                                                                                 PIOBECT, BRIDGERS A
135 BR9F RE03
                                                      1.0
                                                                   C.PIORC
136 88A1 ED83
                                                      OTIR
137 88A3 3E81
                                                      LD
                                                                A, 01H
                                                               I.A
                                                                                                 H 10 - 5 7 - - 01 H
138 00A5 ED47
                                                   L.D
139 88A7 ED5E
                                                       IM 2 *
                                                                                            Mais 46 - 2
140 00A9 FB
                                                        EI
                                       WAIT JR WAIT-
141 00AA 18FE
                                       INTLPA DEFB OCFH - 3
142 RRAC CF
143 00AD 00
                                                        144 BBBE 87
                                                        DEFB 07H - - - - - 300 8.441
                                        INTLPS DEFB 00H - ----------
145 00AF 00
                                                       DEFB OCFH - 13
DEFB OFFH - - 95 - 145
146 0000 CF
147 0091 FF
148 0082 97
                                                        DEEB 97H --- -- 1
149 2083 20
                                                       DEFB 80H - 2
DRG 8189H - 3
150
151 0100 0201
                                                        DEFW INT ~ .4
152 0102 DBD2
                                                         IN A. (PIOBO) - *+ *** AANA
153 0104 0E00
                                                         LD
                                                                   0.8
154 0106 0608
                                                         LD B.B
155 0108 1F
                                       L0028
                                                        JR NC.DISP - FOREMER OF THE NAME OF THE NA
156 0109 3006
157 0108 0C
                                                         INC C
 158 010C 10FR
                                                         DJNZ LOOPB
159 010E FB
                                                         EI
                                                                                              18日 JE B調保に、中央で11701 NEED 1
160 010F ED4D
                                                         RETI
161 0111 79
                                       DISP
                                                        LD R.C
162 8112 CD4E88
                                                         CALL CONU - F-FRMED-1
163 8115 0300
                                                         OUT (PIORO), A -- LED (NO
164 8117 FB
                                                        EI
165 8118 ED40
                                                        RETI
                                        166
                                                        167
```

 ¹ 割り込みあり、マスケ訓練活あり、オブ、ローアフラッツ
 2 マスク訓練品、全サート割り込み要す。

^{・3 1 +} ジスタミベクトルにより近りおる看地

 ⁴ 別り込み処理を・チンのエントリーアトして同盟 養地 DEFW はオペランドのまパイトデータを設備するアセンブの合介



付1 Z-80 命 令 表

- n t 8 ビット定数
- □ lmは 16 ビット定数。 l が上位8 ビット、m が下位8 ビット (ニーモニックではラベル名を書いてもよい)
- □ dは −128~+127までのディスプレイスメント
- e は -128-+127までのディスプレイスメント、次の命令の先頭番地を 0とする。

(ニーモニックではラベル名が絶対番地を書く、ただしアセンブラ により異なる場合もある)。

- .. Cy は キャリ (Cフラグ)
- · 添字』は上位8ビット、添字しは下位8ビットを意味する。
- ジョン・ビット操作命令 SET RES BIT で、ビット番号は下記のとおりである。

7 6 5 4 3 2 1 0

○ フラグ変化

- ×不能
- 1 1658
- 0 01:56
- ・ 状態にしたかってセット。リセットされる
- 変化サギ

			フラグ変化	元 収	
	- E = 1/2	マシン語	SZHPVNC	2012	#6 19
ADC	A. 0	GE a	PV		
ADC	A . A	BP.		7	8七 / ト加算キャリ付 (アド・フィズ キャリ)
ADC	A.B	88			
ADC	A,C	89			A· A+ ·································
ADC	A.D	8.6		٠,	
ADC.	A.E	8.8	1-110		
ADC	A, H	BC	1.1.1.1.101.		
ADC	A.L	8D			
ADC	A. (HL)	8E		2	
ADC	A, (IX-d)	DD 8E d		19	
ADC	A. ! LY + d !	FD BE.d.		19	
ADD	RL. BC	+			
ADC.	BL. DE	ED 4A			16 ビート所復々 ~ 10 行
ADG:	HL. HL	ED 5A ED 5A	x - 10 -	15	(7 F - 9 + 2 - 9 + 01
LDC	HL. SP	ED 7A			HL-HL+v-x r Cy
			+- : !+1	_ 1	
ADD	A . n	C6 B		7	8 ヒット放体 (アド)
DD	A.A	87			
ADD	A . B	80			
DD	A.C	81		4	A+ A+ 2 - 2
DD	A.D	8.2		4	
DD	A, E	83			
ADD	A, H	84			
DD	A, L	85		1 (
DD	A, (HL)	8.5		7	
DD	A. (IX+d)	DD 86 d		19	
DD	A. IIY di	PD 86 .d.		19	
DD	HL. BC	09			16 と - と加森 (アド)
DD	HL. DE	19			
DD	HL. HL	29		- 11	HL: HL+ v t
DD	HL. SP	39			
DD	IX. BC	DD 09			
DD	IX.DE	DD 19	x -1-01-1		IX-IX+
DD	XI,XI	29			1A-1X+7 %
DD	IX.SP	DD 39		15	
DD	IY.BC	PD 09		122	
DD	IY.DE	FD 19			I¥-I¥ + ∨ - ₹
DD	IY. IY	FD 29			*** ** * * * * * *
DD	IY. SP	FD 39			
ND	В	86 a.		7	海理林 (アンド)
ND	A	A7			
ND	В	AO			
ND	C	A1			At AARRES
ND	D	SA		4	
ND	E	A3	-1 - 1 10 0		ETATA
ND	H	A4			a b K
ND	L	A.5			0 0 0
ND	(HL)	AG		7	0 1 0 :
ND	(I X + d	DD A6.d.		19	1 0 0
ND	1 I Y - d	FD A5 d		19	1 1 1

					9 3	1 18	110		H		
4	211	7 2 2 35		í	1	2/V			20	12	aty (fr
			8	8 3	1	v	K	d	91	90	
T 0.	Δ	CB 47	- 1	Ť	T	T	1				ピットテスト
T C.	8	CB 40					1				
T 0.		CB 41									
T D		CB 42							- 1		ソースの落りとコトを調へ
	В	CB 43				. l	0				器マラクを終訴!
	В	CB 44			1		10				
	L	CB 45									
	(HL)	CB 46							- 1	2	
	(IX(d)	DD CB.d.46							2	9	
	119+41	FD CB, 0, 46							2	9	
				+		+					E-FTX1
	. A	CB 4F CB 48							Ш		
	. 9	GB 49							Ш		リースの語言せっトを興べ
	. 0	GB 4A							٦,		Z フラグを設定
	. D	CB 4B									
	. E	OB 4B			1		- 0				
	. Н	OB 4D									
	, L	OB 4E							١,	12	
	(HL)	DD CB d 4E								20	
	. (IX-d)	PD CB d 4E								20	
IT 1	.: IY+d				- 1	1			١.		
IT 2	. A	CB 57									ヒットケスト
IT 8	, B	CB 50									
IT 2	, C	GB 51									
IT 2	, D	CB 52								8	- スの集まじットを調べ
IT 2	, E	GB 53			11	× .	- la				名コラクを推定
IT 2	. H	OB 54									
IT 2	, I.	CB 55									
IT 2	(HL)	GB 56								12	
IT 2	(IX+6)	DD CB 4 56								20	
IT 8	(b) YE)	PD CB_d_56								20	
IT 3	. A	CBSF									トートナスト
	, B	CB 58									
	5. C	CB 59									
	5 . D	CB 5A								В	ノースの第3日ットを調べ
	5. E	CB 5B									Z - 7 - 7 - 4 - 252
	5 . H	CB 5C			1	×					
	5. L	CB 5D									
	5, (RL)	CB 5B								12	
	5.:IX+d:	DD CB .4_5E								20	
	3. IY 6	FD CB . d . SE								20	
						н		ŀ	1-		ヒットナスト
	5. A	OB 67									0.717.51
	4.B	CB 60							1		
	4. C	CB 51								١.	リーモの前4ヒットを調べ
	4. D	CB 62								8	タッチェル 変染
	4 , B	CB 63			1	×	-1				e we
	4 , H	CB 64									
	4 . L	CB 65									
	4. HL	CB 66								12	
	4. (IX+d)	DD CB _d _ 66								20	1
eir	4.: IV+d:	FD CB ,4 66								20	

				7 9	7 实	化	# 4	
A -	9 4 1 2	7 5 2 M			P/V		7072	
			8	ZH		NC	14474	
BIT	5 . A	OBSF	+1		F 1 4			+
BIT	5.8	CB 68						ピットテスト
TIE	5.C	CB 69						
TIE	5. D	CB 6A						
BIT	5 . R						8	ソースの第五ビリナを調べ
BIT		. CB 6B		. 1		0 -		3フラグを確定
	5 . B	CB 6C		^				
BIT	5.L	CB 6D						
BIT	5. : HL ·	CB 6E					12	
BIT	5. (IX+d)	DD CB & 6E						
BIT	B. HIYId:	PD CB d. III					20	
BIT	■ . A	CB 77						
TIE	6.B							ピットテスト
SIT		CB 70						
	6.0	CB 71						
SIT	6.D	GB 72					8	ソースの簡単ビュニを調べ
317	0.E	CB 73				0 -		2マラケを設定
SIT	6. H	OB 74				٠		
TIE	6.L	GB 75						
BIT	6. (HL)	CB 76					12	
SIT	6. : IX+d :	DD CB . d . 76					20	
BIT	8. (IY)d)	FD OB , d , 78					20	
SIT	7. A			1 4			20	4
		CB 7F						と ・トチスト
BIT	7. B	CB 78						
IT	7.0	CB 79						
IT	7. D	CB 7A					- 8	マースの第2ピットを調べ
TTE	7.E	CB 78						名フラクを設定
SIT	7.H	OB 70	1^	11.		0 -		
31T	7. L	. CB 7D						
31 T	7.(HL)	CB 7E					12	
BIT	7.!IX-d:	DD CB 4 7E					20	
T18	7. IIY-d:	PD CB d 7E					20	
	NZ. /n							
	2. / 11	04 0 /						
		GO 6 /	,				成高档:	(サフルーチン・コート) 製作信:
	NO.1s	D4 m /					17	· 条件か成立すれは毎日番地 [PC] やて・
	0.10	DC B. L						- * PUSH (/a <> +>7 [PC+
	PO, 1 n	B4 n_1					不成元	/m]
	PB. / m	EC n					10	・成立しなければ本命会は無視する
	P. In	F4 n /.						
ALL	M. In	PO.= 1						
			-					
ALL	l n	CD # f.					17 -	サブルーチン・コール(無条件)
an.								PO 4 x 9 / 0 ~ PUSH L PO+ /m
CP		3F			- 6		4	Cy ← 16 to [Cy + Cy]
P	η	PE 0					7	比較 (コンペア)
P	A	BF						A ソースの消罰をする
P	B	B8						Aの内容は変ねらすフラクだけが変化
P	C	B9						a vinteria a sin y y y citara a ligita.
P	D	BA					4	
P	83	8B						
	N	BC						
P	L	BD						
P	- HL	BU						
P	- LX : d :	DD BE d					7	
P P	· LX · d ·	FD BE d					19	
							19	

			フラグ変化	ii 8	
	÷ - , 2	⇒ > M	P/V	70.2	86 ft
OPD		ED A9	× · × - · 1 - 1	16	定校 (コンペア・ナイフリノント) A-(HL) のフラア変化のみ HL- HL-1 BC・BC-1
CPDR		ED 29		1000年 (2003年 (21) (21) (21) (4)	比較 コンペア・ディクリノント・リピート) CPD & A・(HL: [Zフラグ=1] または BC=0 (Vフラグ=0] までくりおえす
CPI		ED A1	x - x 1 -	16	比較(コンペア・(シクリメント) A-(HL1:ロマラク製化がみ HL、HL・1 BC・BC・1
GPIR		ED B)	v + x1-1+11	1 - 1 F 1	比較(コンペア・(ンクリナ) ト・リヒート) CPIをA(HL. [2フラグ=1] または BC-0 [Vマラグ=0] までくり効大学
CPL		125			15.20.75
			: 1 - 1 -	4	AL SEPTEMBER HER 1-0
DAA		27		4	テンマル・アンセス ・アキュムレータ Aレンスタに対し10 准層に
DEC	A	3D			8日 - トチタリメント
DEC	B	0.5			
DEC	C	0.0			U - X ← V - 1 · 1
DEC	D	1.5		4	
DEC	E	1D	1		
DEC	H	25			
DEC	L	2D			
DEC	(HL)	35		11	
DEC	(IX+d)	DD 35 .d		23	
DEC	1 Y + d !	PD 35 d.		23	
DEC	BC	08			16 Unit (2 U / 2)
DEC	DE	1.9		. 5	
DEC	HL	28			· x ← · · · x − 1
DEC	SP	3B			
DEC	IX	DD 28		10	
DEC	IY	FD 2B		10	
DI		F3		4	割り込み禁止(ティセーブ4・インタラブト)
					(22972 F-2277280)
DJNZ	6	10.0		B - 0	
				B + 0	B- B-1 B + 4 4 4 6 6 (1) 14 (1) +
				13	7 [PC ← PC - e]
					B-049-+>747[e=05M0]
BI		FB		4	割り込み許可(イネーアル・インタラアト)
EX	SP . HL	. E3		19	・安衛(エクスチュラン)
BX	SP . IX	DD E3		23	ソースとディスティネーションの内容を
EX	SP LIY	PD H3		. 23	換する
	AF. AF	08		4	10.7 4
HX	DE. HL	- BB		4	
EX	DE. HL				-
EXX		D 9		4	BC DE HLOPPE
					BC 'DE 'HL' の内容を支援する

			1	
			フラグ変化 所	要
	- 6 = , 7	A 5 7 W	SZHPVNC **	
HALT		7.6		南金銭計の連行を正めませ、1または割り込
IM		1		AB6 2 6 6 (# 4))
IM	1	ED 46	8	別り込みモートもひに設定する
IM	2	RD 5E	8	削り込みモードを上に設定する
			8	別り込みで ドラミに設定する
INC	A	3C		B ヒットイングリメント
INC	B	04		
INC	D	14		
INC	E	1C	1 1 1 1	1
INC	Н	24		
INC	L	20		
INC	HL	34	. 11	
INC	IX-d'	DD 34.4	23	
INC	IV-d-	FD 34 d	23	
INC	BC	03		16 Evit 4 5 2 0 4 5 F
INC	DE	13		10 1. 0 1 1 2 2 4 2 2 1
INC	HL	2.3	6	7-3 ← 7-3 +1
INC	SP	33		
INC	IX	DD 23	. 10	
INC	TA	PD 23	. 10	
IN	A. (C)	BD 78		An -
IN	B. 101	BD 40		□レンスタの内容器地ボネ・トからティス。
IN	0.101	ED 48		ナート スコンのトンスタへ入打
IN	D. (C)	ED 50	12	[7:37:4->:>-(0)]
IN	S. (C)	ED 66		
IN	H. (C)	ED 60		
IN	L, (0)	ED 68		
IN	Autai	DB p	1 11	人力 エ番地のボートからAトリスタへ
IND		ED AA		(2+1) (0 (2))
			X + X X - X > 6	(HL) (C) HL - HL 1
				B · B 1
INDR		BD BA	1 1 180	(2.7171721-1E-F
			1 1003	INDEB OFTERBAN
			× 1 × × - · · · 21	
			最終のス	
INI		110		
. 14 1		ED AZ	XI - I X I X I X I X I X I X I X I X I X	15-1229721
			xi • x x - • • 16	B · B · 1
INIR		ED B2		
THIR		PDRE	1001	
			21	INI全日、日本でくり超大学
			X I X XI X BROA	
			16	
	· HL ·	Ea	4	シャンフ (無条件)
JP	1 X	DD B9		各レジスタの内容構造ペンセンブ
JP JP	111	FD F9	. 8	[PC-HL]
	/ m	C3 m /.		in 株地ペンセンブ [PDー/m]

付

			フラグ変	fE	有更	
	- e = 1 7	マンン情	P/V		2012	m #:
			SZEPV	N C	4.625	
JP.	NZ. (8	CZ s L		-		ジャンフ (条件付)
JP	Z. / n	GA B L				・条件が成立すれば 1世 幕地へジャンプ
JP	EG. / m	D2 s . / .				(PC ← (m)
JP	C. /=	DA B. I.				・不成立なら本命会は無視する
JP	PO. / =	EZ a. (.			10	
JP	PE. / B	EA m . (.				
JP	P. / n	F2 n /				
JP.	M. (n	FA.E 1				
			11 1 1 1 1			シャンプ・リラティブ(独奏目)
JR		18.c.			12	e ベイト先へシャンプする
					14	[PG+ PG+0]
JR	NZ.e	20 e			表 作 成 立	ジャンプ・リラティマ(条件付) ・条件が成立すればも・4イト先へシャンプ
38	Z. p	28 €.			12	[PO+-PC+a]
JR	NC. o	30 e .			. 2 11	・不成立な方本命会は無視する
JR	G. e	38.0.			存成点	1 THE R. P. LEWIS CO., LANSING STREET, LANSING
		_	1 1 1 1 1	-	7	8 tr / 1 (c) (d - 1)
LD	A . s	3H,q.			. 7	8 C / 1 60 E 1 D - 1 1
LD	A . A	7 F				A . 7 %
ΓD	Α. Β	78				A. 7 %
LD	A. C	7.6 7.6			4	
LD	A.D	7 B			4	
LD	A.B	7B				
LD	A. H	70				
LD	A. L				13	
LD	A. (BC:	3A			7	
LD	A. (DE)	1.8			7	
LD	A. (BL)	78			7	
LD	A. (IX d)	DD 7E d			19	
LD	A. CIYId:	FD 7E d			19	
						t
LD	A . I	ED 57	0 I FF		9	BE / FROS A - I
LD	A.B	EDSF			9	A = R IPF: O m & SNIN BASH (DI)
						1のとき割り込みが(田1)にな
						0 T 1 6
						LD A. I LD A. R
						ではこの値が P/V にコピーされる
LD	В. п	08.8	THE		7	8 E / 1 Kris (P - F)
LD	B. A	47			1	
LD	В. В	40				B +- 17 2
LD	B. C	41				
LD	B.D	42			4	
LD	B.B	43			. 1	
LD	B. E	44				
LD	B. L	45				
LD	B. (HL)	4.6			7	
222		DD 48 d.			19	
LD	B. (IX+d)					

			7.5		flg	H 2		
-	· · · · · · · · · · · · · · · · · · ·	2 5 × 48	SZB	P/V		20.7	90 (h	
			SZB	PV	NC	4120		
LD	O , a	OE p	+ +	-	н	7	8 E / F4E25 10 - F1	
LD	D. A	4F						
LD	C.B	48						
LD	C. C	4.9					G +- 7 - 2	
LD	C.D	4.6				4		
LD	C.E	4.33						
LD	C.H	140						
LD	C. L	4 D						
LD	C. HL:	48				7		
LD	C. IX d	DD 4E d.				19		
LD	C. (194d)	FD 4E d				19		
LD	D. n	16 n				7	目ピット転送 (ロート)	
LD	D. A	57					a continued to the	
LD	D.B	D.O.						
LD	D. C	. 51					H ← 7 − 7.	
LD	D.D	5.2				4		
LD	D.B	53				1		
LD	D, H	54						
LD	D.L	5.5						
D	D. : RL :	-56				7		
LD	D. IIX+d)	DD 56.4				19		
LD.	D. (IY+d)	FD 56 d				19		
LD	E. n	1H n	1 + -		- 1 1	7	8 t + 1 (6)8 (0 - 1)	
LD	E. A	5F					BC TPELS (U-1)	
LD.	E.B	. 58						
LD		59				1	E	
LD.	E.D	5 A				4	В-	
LD.		5B				1		
LD		- 50						
LD	B. L	5 D						
LD.	E. (HL)	58				7		
LD.	g. (1x(d)	DD BE 4				19		
LD.	E. (IY+d)	PD SE d				19		
LD	Н. п	20 D				7	# 14 1 A 220 C - 143	
LD	H, A	67				. '	8 K → F4238 (D - F)	
LD.	H. B	60						
LD	H. C	61					H += -/ 2,	
LD	H. D	62				14	A	
.D	H. B	63				1.		
Lb	H. H	64						
LD.	H. L	65						
LD	H. HL	66				7		
LD.	H. IIX+d:	DD 66.4.				19		
LD.	H. ([Y+d)	FD 66 d.				19		

			7 9 7 ME RE 16	要
-	- 4 = 1 7	マシン語	SZHPVNC **	
LD	L. n	2H.n	7	8 t v 6 (0 F)
LD	L.A	6 F		
LD	L.B	6.8		
LD	L.C	6.9		Lat. 7 - 4
LD	L.D	6.A	4	
LD	L.E	6 B		
LD	L.H	6C		
LD	L.L	6D		
LD	L. HL.	6E	7	
LD	L. IX d	DD 8E d	. 19	
LD	L. 1Y-d	FD 6E 4.	. 19	
LD	1. A	RD 4.2	9	8 I % S I . A
LD	R.A	ED 4F	9	R - A
LD	: /m - A	32 m /	13	8 C - 1 6/6 1 / 0 : - A
LD	BC . A	02	7	BC: A
LD	DE . A	12	7	DE - A
LD	:HL . a	36 n	; 10	●セット転送 (ロード)
LD	: HL : . A			
LD	HL.B	71		. HL:
LD	HL:, C	72		ar.
DD	· HL : . D			
LD	HL: E	73		
LD	HL · . H	74		
LD	HL: L			
LD	IX d . n	DD 38 d r		8 t + F#672 (+) F1
LD	· IX·d: A	DD 77 4		
LD	IX d . B	DD 70 d		
LD	(IX+d).O	DD 71 d		: I X + d) <
LD	IX+d - D	DD 72 d	. 19	
LD	(1X-d).E	DD 73 d		
LD	1X - d - , H	DD 74 d		
LD	IX · d · , L	DD 75 4		
LD	'IY'dn	PD 36 d r		8 E - F 転送 + ロ - ド)
LD	.1Y -d .A	PD 27 d.		
LD	'IY+d . , B	PD 70 d		
LD	.1A +q C	FD 71 d		: I Y · d I · · // - ×
LD	: IY+d D	FD 72 d	19	
LD	IY+d:E	PD 73 d		
LD	:IY:d .H	PD 74 d		
LD	1 I Y + d : . L	PD 75.4		
LD	BC. / n	01 4 .7	10	16七 / 14元法 「14元 1 20元]
LD	BC. (1)	ED 4B n	20	BD - ソース 【(101) ノモリの内容】
LD	DE. /s	11 = 1.	10	16 h - ト転送 たとえば
LD	DE. : / 0	ED 5B B	20	DE: v v RL, (fm) viz
LD	HL. / m	81 g(10	L- (ta)
LD	HL. (fm)	2A a . /	16	16 to 1 to 18 H (fm + 1)
	44.00	- A		

			フラダ電化	/A 6	
	- 6 = - 2	T > 2 2 20	P/V	20,7	g) ():
			SZHPVNC	9124	29 11
_D	SP. / #	31 g (
LD	SP. 1181	ED 7B s /			16 t - F4616
LD	SP. HL	P9		20	
LD	SP. IX			6	BP
		DD F9		10	
LD	SP.IY	ED EB		10	
LD	IX. / m	DD 21 a/.		14	16 七 - 下転刊
LD.	IX. (In)	DD 2A.E. (.		20	IX * '' - 2
LD	IY. In	PD 21 . m l .		14	16 F F 6615
LD	IY. Gra-	PD 2A .m (.		20	I¥ ← / - ×
1.12	1/s1.B0	ED 43 a . L		20	16 E - F (28 (P - F)
LD	(10 - DE	ED 53 . 1 . / .		20	10
LD	itm . HL	22 m./.		16	(In) + v - v L
LD	(m: SP	ED 73 . a /		20	((m+1)+-2-3 H
LD	I m I . IX	DD 22 m . /		20	(18 + 1) + · / - × B
LD	in . IY	FD 22 m . 1		20	
				. 20	
LDD		ED A8			プロック転送(ロード・ティクリメント)
			*.×0 ··· 0 -	16	(DB)+ (HL) DEDE-1
					HL HL 1 BC + BC - 1
LDDR		SD B8		1-01-	プロック転送
			×1× 0 - 0 0 -	21	-(m-k+k+k+k+k+k+k+m+k-k)
				最終力力	LDD 9 BC - O 1 T (U H A T
				16	
LDI		ED AO			プロック転換:ロード・イングリアント)
			×1× 0 -1 - 10	16	(DE: * (BL: DE - DE + 1
					HL-HL + 1 BC - BC - 1
LDIR		80.80		1-0	アロック報道
				200	ID 1 1 1 2 2 4 4 2 1 + 0 E - E1
			× × 0 - 0 0	21	LDISBC 010(0044)
				報告い人	
NRG		ED 44			ニケイト 名の解教をとる
NEW		DD 44	1	8	
					A + 0 - A
NOP		00		4	何もしないで求べ
					(2-4~>-> 2>)
OR	h	P6 1		7	海理和(ナア)
OR	A	B7			
OR	В	80			A - A V 7 2
CR	0	Bl			
OR	D	82		4	
OR		B3	0 0 0		a 10 1 25
OR	R	84			0 0 0
OR	L	B5			0 1 1
OR	(BL)	B6		7	1 0 1
OR	(IX+d)	DD B6 d		19	11111
OR	(IY+d)	FD B6 d		19	

	E= 0 7	マシン苗	7 7 7 S Z H P/	V N C	所 要 9 0 / 7 n	(17)
OUT	CLA	ED 79	р п р	V	1	#h
	(C I , B	ED 41				
	(C1, C	ED 49				各レンスタの内容をピレシスタの内容高地
	(C1, D	ED 51			. 12	21.5 - 1 ~ 51.33
	CI.E	ED 59				$[(G) \leftarrow \neg \neg x]$
	G: H	ED 61				
	: C : L	ED 69				
	101.A	D3 n			15	高力 Aレンスタの内容をも基地のボートへ
						1117 1117 1117 1117 1117
OUTD		ED AB				T01+2424X1
				- 0 0	16	C. HL HL HL 1
						B ← B − 1
OTDR		ED BB				
OIDK		DD DD			1000	アウト・ティクリノント・コレート
			1 1	- / X	21	OUTD & B - O FT (UBLY
					最終の人	
					16	
DUTI		ED A3				701-1-00/21
			5 11X X		16	C: (HL) HL HL · 1
						B · B - 1
OTIR		RD B3				アウト・インタリアント・リコート
			* 1 × ×	- -	21 税的产品	OUT: 9 B - O 1 7 (0 22) I
POP	AF	P1		1		16 ビートを注(ボッツ)
POP	BC	C1			10	スタッケからにしてすべ転送
POP	DE	Dl			10	ティステットーション: · (SP)
POP	KL	E1				7:37:3 > (3P:1)
POP	IX.	DD E1			14	SP · SP · 2
POP	IY	FD E1			14	
PUSH	AP	F5				18 E = F468 (7 >> a)
PUSH	BC	C5			111	シンスタからスタッカへ転落
PUSB	DE	D5			10	:SP - 1 - +
PUSH	EL	E5				:SF 21: 9-1
PUBH	1X	DD E5			15	SF + SP 2
PUSE	IY	FD E5			15	
RES	Q. A	CB 87				ESPESE
	0.8	CB 80				
RES	0.C	CB 81				マースの取りた 1ト・・ロ
RES	0. D	CB 82			В	
RES	0.E	CB 83				
RES	0, B	CB 84				
RES	0. L	CB 85				
RES	D. (HL)	CB B8			15	
	0. (IX-d)	DD CB d 86			7.3	
RES						

			フラク変化	所 便	
-	6 - 7 %	2 × × B	P/V.	2012	89 (Y
			8 Z H P V	G e (25	
EB	1. A	CB 8F			ピットリセット
ES	1.B	GB 88			
ES	1.C	CB 89			v xv8[e.+-0
ES	1.D	CB 8A		. 8	
ES	1.6	CB BB			
ES	1. H	OB 8C			
ES	1 . L	CB SD			
ES	L HL:	CB 8B		15	
ES	1 'IX d :	DD CB d SE		23	
SS	1 - FY - d	FD CB d BE		23	
ES	2.A	CB R7			
BS	2.B	CB BO			
ES	R.C	CB 91			7 THREE : 1 + 0
ES	2.D	CB 92		8	
R9	2.E	CB 93			
ES	2.H	CB 94			
ES	2. L	CB 95			
ES	2. HL:	CB 96		15	
ES	2. : IX - d :	DD CB d .96		23	
ES	2. 11Y-d:	FD CB .6 .96		23	
ES	3. A	CB 9F			E : F # E - F
EB	3.B	CB 98			
ES	3.C	CB 99			ソースの簡目ピット・O
BB.	3.D	OB 9A		8	
ES	3.8	CB 9B			
ES	3 . H	CB 90			
ES	3. L	CB 9b			
ES	3. HL:	CB 9E		15	
ES	3. IX:d:	DD CB d 9E		23	
BS	3. 1Y d	PD CB d 9E		23	
ES	4.8	CB A7			E > F # # 2 3 1
ES	4 . B	CB AO			
ES	4.0	CB A1			ハースの衛生ビット・ロ
ES	4 . D	CB A2		1.8	
ES	4 . E	CB A3		1	
ES	4 . H	CB A4			
ES	4.L	CB A5			
ES	4. (HL)	CB A6		1.5	
ES	$4 : \exists \ X : d \exists$	DD CB d A6		23	
ES	4. (IY-d)	FD CB,d A6		23	
ES	b. A	CB AF			t. Edward
E8	5 B	OB A8			
ES	5.0	OB AS			v 5045t-1-0
ES	5. D	CB AA		8	
KS	5 B	OB AB			
EB	5 H	CB AC			
ES	5. L	CB AD			
ES	5. : HL	CB AE		15	
ES	5. IX d :	DD OB 4 AE		23	
KS	5. IIY - d -	FD CB d AB		23	

					付録
			マラク変化		
	4 = 12	2025	P/V	2012	#n fh
			SZHPVNC	4124	
			. PV		
RES	6 . A	CB B?			E-FME-F
RES	5.B	CB BD			
RES	8,C	CB B1			A 244#8 € 1 + ← 0
RES	6.D	CB B2		8	
RES	6.B	CH B3			
RES	6.H	CB B4			
RES	6 . L	CH B5			
RES	8. HL	CB B6		15	
RES	6. (1X-d)	DD CB d B6		23	
RES	8. : IY-d :	FD CB d B6		23	
RES	7 . A	OB BF			E-FREZE
RES	7.B	OB B8			
RES	7,0	CB B9			ノーミの物でヒット・・0
RES	7.D	OB BA		8	
RES	7.E	CB BB			
. RES	7.H	CB BC			
RES	7. L	CB BD			
RES	7, (HL:	CBBE		15	
RES	7.11X-d1	DD CB.d.BE		23	
RES	7.(IY-d)	FD CB d BE		23	
RET		C9			サデルーチンからがリターン
				10	PC - 19 - 71 1 POP
RET	NZ	GD.			条件付りターン
RET	2	Ca		Y death is	POP PC
RET	NC	D8		を作成と U	- 存成立な二本命令は無視する
RET	C			不能在	
RET	PO	EO		11900	
RET	PE	E8 F0		5	
RET		F0 F8			
RET				-	
RETI		ED 4D		14	割り込み処理からのリターに
				14	POP PO
RETN		ED 45			
METR		DD 45		14	ノンマスカブル割り込み処理からのリターニ
					POP PO
BLA		17			0-7-1-171-78 AAL-8
			- 0 0 -	4	RL A ENC
RLCA		02			ローテート・レフト・サーキュラ・アキュルレ・テ
			00	4	RLC A : M :
			1		
RRA		1 F		4	0-7-1-011-74261-9
				4	RR A FIG.
RECA		OF	1		
HRUA		0.5	10 0 -	4	ローテート・ライト・サーキュラ・アキュムレード

			- 7	9.9	- 32	16		4 4	
۷.	4 = 9 2	マンン語			77			20,2	- 0
			8 Z	H	v	N	С	4170	
L	Λ	GB 12	+						0-+-
L		CB 10							
L	C	CB 11							
L	D	OB 12						8	l
L	В	CB 13		. 1					
L	H	CB 14		0 .		0			. Cy ←. ? 0 ←
L	L	CB 15							
L	· HL	OB 16						15	
tL.	TX - d	DD CB .d. 18						23	
L	IY-d:	FF CB d . 16						23	
LO									0.000 1.00 1.00 0.00
LC	A	CB 07							D. T. 11 7 1 4 4 5 7
		CH 00							
LC	C	CB 01							
REC	D	CB 02						8	
RLC	E	CB 03		0 -		D.			Gv < - ? 0 <
LC	H	0.0 G							0,7
RLC	L	CB Ob							
ELC	HL	CB 05						15	
ILC	: T X - d :	DD GB d . 06						23	
LC	: I Y - d :	PD CB d 06							
RR	٨	CB 1F						1	0-1-1-1-1-1
88	В	CB 18							
RR	C	CB 19							
R	D	CB 1A						8	
R	Ε	CB 1B						1	
R	H	CB TC		0 -		0			-> Cy -> 7 0
RR	L	CB 1D							
R	(HL)	CB 1E						15	
RR	IX+d	DD CB d 18						23	
RR	IX+d:	FD CB d 1E						23	
								- 23	
RRC	A	CB OF							the same of the sa
RRC	B	CH OB							
RC	C	CB OB							
RC	D	AO ED						8	
RRC	E	CB OB		0 -		0			→ Cy → 7 0 .
RC	Н	CB OC				~			- Cy -7 0.
RRC	L	CB OD							
RRC	(HL)	CHOR						15	
RC	(1 X + d)	DD CB d OE						23	
RC	(EY+d)	FD CB d OE						23	
LD		ED 6F							サーナート・レフト・ティンット
									A (BL
				0 -		0		18	
						П			↑I ↑ I
RRD		ED 67							P-7-1-241-71, vh
				0 -				1.8	; VI V
									7 4 3 0 7 4 3 0

			フラク変化		
	6 - 10	2 - 1 lb		10.7 1120	ato (1)
ST	00Н	C7	rithian l	_	9 % 9 1
RST	08H	CF			
RST	108	D7			0000H - 0038H のいずわかの養地
RST	181	DF		11	INTO CALL
RST	ROH	E?			
RST	28H	EF			
RST	30H	F7			
RST	3 BH	FF			
SBC	A . II	DE n		7	8 c : Fd13 位 (キャリ(1)
SBC	A . A	9F		1	(サブトラクト・ウィ首・キャリ)
SBC	A.B	98			
SBO	A.C	0.0			A A
SBC	A.D	BA		4	
SBC	A.E	9B	1 .		
SEC	A.H	9.C			
SBC	A.L	ap.			
SBC	A. HEL	PE		7	
SBC	A. : IX+d :	DD BE d		19	
SBC	A.: 1Y-d:	FD 9E d .		19	
SBC	HL, BC	ED 42			16 日 7 日列 5 第 1 年 平 1 日 1
SBC	HL.DE	ED 52		15	- ドサフトウスト・ウェス・キャリ)
SBC	HL.HL	ED 62		15	HL ← HL Cy
SBC	HL.SP	ED 72			
SCF		37		4	t-1-4-1727 CV- 1
SET	0 , A	CB C7			Erlert
SET	0.B	CB CO			
SET	0.C	CB C1			
SET	0.0	CB CS		8	ノースの発動ビット・ユ
SET	D.E	CB C3			
SET	0.H	CB C4			
SET	0 . L	CB C5			
SET	0 . : HL -	CB C6		15	
SET	O, IIX d :	DD CB d C6		23	
SET	O, (IY-d)	FD CB d . C6		33	
SET	1.A	CBCF			Eileit
SET	1.8	OB C8			
SET	1, C	OB CB		1.	
SET	1.D	CB CA		11	ツースの第1ビット・1
SET	1,2	CB CB			
SET	1.H	CB CC			
SET	1 . L	CH CD		1	
SET	1, (HL)	CB CE		15	
TIE	1, IX - d -	DD CB _d . CE		23	
SET	1.:[Y-d:	FD CB d_CE		23	

			マラグ賞	化光黄	
-	- + = - y	▽ > > 15	SZHPV	N C 20,7	80 17
SET	2 . A	GB D7			E + 5 th + F
SET	2.11	CB DD			
SET	2.G	CB D1			
SET	2.D	CB D2		8	1- 10 0 第 2 1 2 4 1
SET	2.E	CB D3			
9ET	2.H	CB D4	1 1 1		
SET	2.1	CB D5	1 1 1		
SET	2. HL -	CB D6		15	
SET	2. IX-d	DD GB d De		23	
SET	2. IY d .	FD CH d DS		23	
SET	3. A	CB DF			E REVI
SET	3.8	CB D8			
SET	3. C	CB D9			
SET	3.D	CB DA		1 8	
SET	3.8	CB DB			
SET	3. H	CB DC			
SET	3. L	CB DD			
ET	3. HL	OB DE		15	
SET	3. 1X-d:	DD CB d DB		1 23	
SET	3. (TY+d)	FD CB d DE		23	
				. 40	
SET	4. A	GB E7			tyleyk
SET	4 . B	CBEO			
SET	4.0	GB E1			
SET	4.D	CB E2		8	ツースの宿4 ヒット・1
SET	4 . E	CB E3			
SET	6 . H	CB E4			
BET	4.L	CB R6			
SET	4. HL:	CB E6		15	
SET	4. 'IX rd '	DD CB d E6		23	
SET	4. IY-d:	FD CB d E6		23	
SET	5 . A	CHEP			ESPESE
TEE	5 . B	CB E6			
BET	5.C	CB E9			
SET	5 . D	CB EA		. 8	ハ ての第5 ビット← 1
EET	5 E	CB EB			
SET	5.8	CB BC			
BET	5 . L	CB BD			
SET	5. HL	CB EE		15	
SET	5. IX-d:	DD OB d. RE		23	
SET.	5. IY-d:	FD CB d EE		23	
SET	6 , A	CB F7		11	t - Fe - F
SET	6.8	CB FO			
SET	6.0	CB F1			
SET	8 D	OB Fa		8	1-30-76 E - 1 - 1
BET	8 E	CB F3		1 1	
SET	6.H	CB F4			
ET	6. L	CB P5			
ET	6. HL	CB F6		15	
SET	6. · IX · d ·	DD CB d F6		23	
BET	6, IY:4	FD OB 4 F6		23	
		Land of the contract of the co		2.0	

					付	
			フラグ変化			
	e = + 2	T > 28	P/9 2	E 2	80	ft-
				170		
BET	7. A	CB FF		Evh	to a F	
RT	7.8	CB F8				
ET	7.0	CB F9			スの客をビットや	1
BET	7.D	CB FA		8		
SET	7.E	CB FB				
RET	7. H	CB FC				
BET	7. L	CB FD				
SET	7. HL	CB FE		15		
SET	7. IX d	pp cs d PE		23		
		PD CB d FE		23		
BET	7, (IY+d)			_ 1		.42
BLA	A	CB 27			·	19.17
BLA	В	CB 20				
ALE	C	CB 21				
31.A	D	GB 22		8		
SLA	E	CB 23	0 - - 0 -	0,	y ← ~ ?	0 ←
SLA	Н	CB 24				L
SLA	L	OB 25				0
SLA	(HL:	CB 2.6		15		
SLA	1X-d	DD CB d 26		23		
SLA	: I Y : d :	FD CB 4 26		23		
						44.2
SHA	A	CB 2F CB 28				
SRA	В					
SRA	C	CB 29		8		1
SRA	D	AS EO		0	1 1	
SRA	B	CB 2B	-1-0,0 -1	L C	y 7	0 -
SRA	Н	CB 2C				
BRA	L	CB 2D		15		
SRA	HL	CB ZE		23		
SRA	· IX - d : '	DD CB 4 2E				
SRA	· IY · d ·	FD CB d 2E		23		
SRL	A	CB 3F		- 71	f - 0 - 0	Α.
SRL	В	'CB 38				
SEL	C	CB 38				
SBL	D	CB 3A		8		
SRL	E	CB 3B				0
SRL	Н	CB 3C	1,00	L + 0	ly p*?	0
SRL	L	CB 3D				
SAL	:HL	CB 3E		15	0	
SRL	IX d:	: pp cB d 3E		23		
SEL	(IY)d	PD CB 4 3E		23		
			HILL	7 8 8 8	/ 分別を算	
SUB	n	D6 .n			719 CM 71991)	
SUB	A	97		1.4		
auB	В	90				
SUB	C	91				
SUB	D	9.2		4 A*	A 7 2	
SUB	E	93	2 4 4 - 111 1			
SUB	H	194				
SUB	L	9.5				
suB	HL	9.6		7		
SUB	1 X + d -	DD 98 d		19		
SUB.	ITYId.	FD 98 d		19		

			2	2	7	家	化		* ¢	
	ニ · · モ = , 7		2012 4124	m n						
XOR	2	MB.n	Т				٦		7	葬他的暗理和1エリスフルーング・オア・
XOR	A	AF.								
KOR	B	AB								
COR	C	A.9								A+ A'1 '7 t
COR	D	AA							4	
COR	B	AB		la			0		1	a b 8
COR	H	AC								
COR	L	AD								0 0 0
OR	HL:	AE							7	0 1 1
OR	: EX - d -	DD AE d							19	1 0 1
COR	1 V - d -	FD AE d							19	1 1 0

フラグ変化表

Т					7	9	2			
	给	仓	S	Z	н	P P	-	N	O	2 × > 1
1	8ビット加算	ADD ADC						0		
2	■ビット級募系	SUB SBC CF NEG						1		
3	論理柏	AND			1			0	0	10757800
4	為理和	OR XOR			D			0	0	1 + 3 & 5
5	88711279721	INC						0		16E -FING DEC
6	8ビットデクリメント	DEC						1		では変化しない
7	16日~上加第	ADD			×			0		
8	16ビットキャリ付加算	ADC	+ .		×			0		
9	16 ビットキャリ付減算	SBC			×			1		
10	ローテート・アキュムレータ	RLA RLCA RRA RRCA			0			0		
11	ローチート	RL RLC RR RRC			0			0		
12	シット	SLA SRA SRL			0			Û		
13	ローテート・ディジット	RLD RRD			0		-	0		
14	10 (色報)に	DAA								
15	ピット院報	OPL			1			1		
16	セットキャリ	SCF		Ī-	0			0	1	
17	年十月段転	CCF			×		1	0		
18	間機アドレシング入力	IN r. (C)			0	ŀ	-	0		IN A.(n)では 変化しない
19	プロック人力出力	INI IND OUTI OUTD	>		İ×	×	-	×	×	
20	リピート人力出力	INIR INDR OTIR OTDR)]	×	×	-	×	×	
21	プロック転送	LDI LDD	1	5	C	Ŀ		0	-	
22	0 to 1 (66)26	LDIR LDDR	13		< C	-	0	0	-	
23	プロックサーチ	CPI CPD CPIR CPDR	2		>	-		1	ŀ	
24	I レジステ, Rレジスタ	LD A.I LD A.R	Ī	ŀ		I	FF	C	-	P/VI: IFF 5-
25	ビットテスト	BIT	1	4	. 1	. 1>	-	0	1-	-

× 不定

1 1になる

0 0000

我態にしたがってセット,リセットされる

- 変化せず

IFF: Oのとき割り込み禁止(DI) 1のとき割り込み可(配I) になっている LD A.I LD A.R ではこの値が P/V にっピー

(1) CPU

絶対最大定格

頂			B	10 号	定 格 值	柳 位
λ,	ħ	Æ	ΤE	VIN	-0.3 ~ +7	V
85	ħ	Æ	16	V _{GDT}	-0.3 ~ +7	V
90	ħ:	315	度	Topr	0 ~ +70	υ
1%	Œ.	21	熳	Tstg	-65 ~ +150	c

電気的特性

DC 特性

Ta = 0.70 + 70.70 , $V_{\rm UC} = +5.7 + 5.\%1$

20 %	48 E	故小值	最大值	单位	测定条件
VILLE	クロック *L* 人力復日	-0.3	0.45	٧	
V che	クロ・2 "H" 人力電圧	V _{CC} -0.6	V _{CC} +0.3	v	
V _{rL}	" L " 入力端压	-0.3	0.8	V	
V tH	" 用 " 人力報任	2.0	Vcc	V	
$v_{\rm eff}$	"上"涨力额压		0.4	V	L _{0.L} = 1.8mA
V on	"用"用方框门	2.1		V	1 mm · -250# A
Lcc	消費組改		150 200	mA	(FR Z-8D CPU FR Z-8DA CPU
1 6.1	入力リー 7 電流		10	$\mu \wedge$	$V_{T,N} = p \sim V_{\tau^* L}$
I (.01)	トライスアート出力リーク環境		10	μΑ	V _{111 T} =2.4V ~ V _{C C}
$1_{\rm L0L}$	トライステート出力リーラ組造		-10	μA	$V_{\rm BDT}=0.4~\rm V$
$1_{-1,0}$	人力時のアータ・バスのリーケ竜道		±10	μ A	USVINSVee

端子書書

(Ts =+ 25 ℃ , f = 1 MHz)

比 号	項 目	最大值	単位	测定条件			
C op	グロック人力容疑	50	pF				
CtN	人力容量	8	p.F	検測定端子以外のすべて			
Cont	出力容量	12	p F	の帽子は接地			

AC 特性

(Ta =0°C~+70°C , V c c = +5V±59)


2 9	死 号	13 9 4 - 9		CPU			學位	測定条件	
	10	グロック開開	0.4	200	0.25	200	μs		
	t with Hi	クロック・バモス幅(作用"!	180		110		n s		
0	ι w(φ <u>ε</u>)	クロッケーバリス幅I"L":	180	2000	110	2000	n.s		
	1, 11	マロックの変んをがり、女な家がり時間		30		30	n s		
	r _D (AD)	テロ・テのから1.がりから出力までの選集		145		110	ns		
	1 p (AD)	出力がフロート状態になるまでの連絡		110		90	n s		
	Lacm	居民とないまなつ出力確定時間 ・メモリ・サイクル)					n s		
Li-A 15	'ari	「○日Q」、RDまたはWRに先之っ出り確定時間 (大物力サイフル)	[2]		121		n s	C _L -56p	
	100	RD .WR .10RQ1た3MREQからの指力KBMS 開	[3]		(3)		n3		
	caf	R DまたはWR からの出力保持時間 17ロート状態への連棒時	[4]		(4)		9.5		
	1 p (D)	フロックの立ち下がりから出力すでの種種		230		150	n s		
	t _F (D)	出力がフロート状態になるまでの連結 (含う込みサイクル)		90		90	ns		
	t s (0)	クロックの主ち上がりに対するセットアップ時間 (M1サイフル)	- 50		35		n s		
D == D 7	t _S ψ (D)	フロックの立ち下がりに対するセットアップ時間 (M.2~M.5 サイクル)	61		50		ns	CL-50 p	
	1 dem	WR (に先ぐつ出力確定時間 (メモリ・サイクな)	(5)		(5)		ηs		
	1 dei		[6]		(6)		n s		
	1 cdf	WR からの出力保存時間	(7)		[7]		n s		
	L H	- 中 - 中	0		0		n s		
	(p), (TMR)	クロックの走ら下がりからMR E Q = "L" になるまで の運送		100		80	ns	C = 50	
MREQ	L _{DHD} IMRI	クロッフの立ち上がりからMREQ = "H" になるまで の課題 (M1サイフル)		101	3	85	n s	C1=50;	

63 40	18 9	R 7 8 - 4	Z-81	CPU	781	A CPD	単位	
10 77	AC 77	R 7 x - 9	是小個	最大省	8-1-9	最大量	单位	湖之条件
	1 ₀₀₀ (50R)	クロ・8の立ち下がりから \overline{MRE} $\psi=$ "H" になるまでの理解 $(M \times -M \times +4 \times \psi)$		100		85	n s	
MREQ	T _w (MR _L)	MR E Q (0 / 1 k A M) ("L")	(8)		(8)		11 5	C _L =50p
	$:_{\mathbb{N}}HH_{\mathbb{N}}\colon$	MREQ四×5×幅("H")	[9]		[8]		ns	
	1 pg.q. (1 ft)	クロックの立ち上がりからTURQ= "L" になるまで の課題(人出力サイクル)		90		75	рх	
111RD	1000 (IR)	217 / 2のきち下がりからTORQ = "L" :: なるまで の運賃 (INTAサイクル)		110		88	вя	
	1 (H) (IR)	γ ロックの立ち上がりから $\overline{1}$		100		85	ns	C _L =50 p
	15H0 (1R)	フロップのまたドがりから10克夏= "H" になるまで の推議(人間力サイブル)		110		85	n s	
	1 _{10.0} (RD)	クロ w 2 の きら上がりからR D = "L" になるまでの推 送 : 入出力サイクル)		100		85	n s	
RD	1 _{30.4} (RD)	プロコクのでたドがりからRD= "L" になるまでの選 銭「メモリ・サイタル)		130		95	n s	
KID	come (RD)	クロコクの立ち上がりからRD= "H" になるまでの選 延:M 1 サイクル)		100		85	n s	C _L =50 _p
	1 ₍₁₈₎ -1. (RD)	プロックのまたドがりからRTD= "H" :: なるまでの選 延 (M 2~M 5 サイフル)		110		85	n s	
	1 _(0,0) (WR)	マロッツのきちトがりからWR = *L* になるまでの推 雑 (人間力サイブル)		80		85	0.9	
WR	(pp.j.(WR)	クロ・7のかな FがりからWR = "L" になるまでの選 述 (メモリ・サイケル)		90		80	n s	C1 =50 p
	1101. (WR)	クロックのとち下がりからWR = "II" になるまでの選 低		100		80	n s	C[509
	$\iota_{\delta}(\widetilde{WR}_1)$	WR のハルス(株(**L*)	(10)		[101]		n s	
161	t _{EC} (NB)	フロックのされ上がりからMI = "L" になるまでの選 値		130		100		
	r _{un} (MI)	クロックのとち上がりからMil = "II" になるまでの選 送		130		100		C _L -50 _p F
(F8H	1 ₍₁₎ (RF)	クロ・クのなち上がりからRFSH= "L" になるまで の理解	Ť	180	T	130	n s	CL=SOpF


_	_		7-80	CPLI	2-808	CPU		
信号	보 유	1 7 1 - 9	剧值	最大議	計值	数大量	単位	測定条件
RFSH	L _{DE} (RF)	クロックの立ち上がりからRFSH= "H" になるまで の選紙		150		120	n s	C _L =50 pF
WAIT	ts (WT)	フロッフの立ち下がりに対するセットアップ時間	70		70		пз	
HALT	1 ₀ (HTO	クロックの立ち下がりからの遅延		300		300	n s	CL=50 p i
ĪNT	t ₅ (17)	クロックのとち上がりに対するセットアップ時間	90		8J		п 3	
NMI	t _N (NM _L)	NMIのバルス幅("L")	80		8.1		H 8	
BUSRQ	L _b (BQ)	クロックの立ち上がりに対するセートアップ時間	80		50		n 5	
	+DL(BA)	プロ・プのより が日からBUSAK = "L" になるまでの提絡		120		100	6.5	C1 = 50 p F
BUSAK	t _{DH} (BA)	クロックの立ち下がりからBUSAK = "H" になるまでの選銘		110		100	n s	of out
RESET	(s (RS)	クロックの走ち上がりに初するセットアップ時間	90		60		6.5	
	1y (C)	フロート状態になるまでの遅延 (MREQ. LORY, RDDよりWR:		100		81	ns	
	1 _{ms}	1 ORQに充立つM1出力("L")の確定時間 (INTAサイフル)	111		(11)		H N	

- 11 | 1 | Larm=1 w (+D s) +1f-75
- (51 Idem=1, -210
- $\parallel 9 \parallel \parallel 1_{W} (\overline{MR}_{H}) = \epsilon_{W}(\psi_{H}) + \epsilon \epsilon 30$

- [2] $t_{BC} = t_{C} 80$ [3] $t_{CB} = t_{W} (\Phi_{L}) + t_{L} - 40$ [4] $t_{CB} = t_{W} (\Phi_{L}) + t_{L} - 60$
- [6] $t_{del} = t_{w}(\Phi_{\perp}) + t_{T} 210$ [7] $t_{edf} = t_{w}(\Phi_{\perp}) + t_{T} - 80$ [8] $t_{w}(\overline{M}_{\perp}) \approx t_{C} - 40$
- (10) $t_W(WR_A) = t_C 40$ (11) $t_{obc} = 2t_C + t_W(\Phi_B) t_f - 80$
- ○データをRDは同時してバスに注り出すことが望ましい。割り込みアクノリック、サイクルでは帰1および「ORQの両方」は同時して送り出すことが使ましい。
- □ 割割信号はすべて内容で同期がとれているため、フロックについて非同様形式使用してもよい。
- Ta=+70°C、V_Cc=+5 V±5 %における負荷容破と出力の選延との関係は次のとおりです。
 荷容製の 90oF増加につき選続は10ms増加します。負債容疑の最大値は、データ・バスが200oFで、他は100oFです。
 - ■荷容駿の50gF増加につき選続はYors増加します。負荷行戦の最大値は、データ・バスが200gFで、地は100gPです ○東部SETの人力幅は終仇3ウロック・サイクル必要です。



AC タイミング図



質 付

(2) PIO

絶対最大定格

頂			H	12 14	定 格 値	单位
入	ħ	R	Æ	VIN	-0.3 - +7	٧
ä	ħ		Æ	Vour	-0.3 ~ +7	V
90	f#	<u>a</u>	PE,	Topr	0 ~ +70	"С
£	4	温	嗖	Tstg	-65 ~ +150	τ

電気的特性 DC 特性

$(Ta = 0 \, \mbox{TC} \sim + \, 70 \, \mbox{T} \, , V_{\, \mbox{C} \, C} = + \, 5 \, \, V \, + \, 5 \, \%)$

D.C. 3417		1			*CC - 13 * 13.
起 号	ni B	終小航	最大值	単位	測定条件
Vice	クロ / ク "L" 入力電圧	-0.3	0.45	٧	
VIHC	クロック "H" 入力電圧	V _{CC} -0.6	V _{CC} +0.3	V	
V 11.	" L " 人力電圧	-0.3	0.8	V	
V tH	" H " 入力順任	2. 0	Vec	V	
V oL	" し " 出力電圧		0.4	ν	$I_{OL} = 2mA$
V on	" H "出力電圧	2.4		V	$I_{OH} = -250 \mu A$
Lec	消費電流		70	mA	
1 LI	人力リーク環治		10	μA	V _{IN} =0~V _{CC}
LOH	トライステート出力ワーク構流		10	μA	V _{OUT} =2.4 V~V _C
Itor	トライステート出力リーク■流		-10	μA	V _{O 11 T} = 0.4 V
ILD	入力時のデータ・バスのリーク■波		±10	μA	$0 \le V_{1N} \le V_{CC}$
10HD	ダーリントン駆動電流	-1.5		mA	V _{ON} =1.5V ボートBのみ

维子祖 ■

(Ta =+ 25 ℃ , f = 1 MHz)

記 号	难 目	最大值	単位	测定条件
Сф	クロミク人力容量	12	pF	被測定端子以外のすべて
CIN	入力容量	7	pF	の離子は接地
Cour	出力容量	10	pF	○万曜丁147秋7E

AC 特性

 $(T_b \!=\! \! 0^{\bullet}\! C \sim \pm 70^{\bullet}\! C \;,\;\; V_{CC} \!=\! \pm 5 V \pm 5\%)$

68 44	起势	// 9 / - 9				A PIO	W 24	测定条件
m 9	7		8-16	最大協	6-14	最大量	m-111	即近常许
	$t_{\ell'}$	2 D 1 2 M M	400	11.	250	(1)	n.s	
	r _W (4)(H)	プロック・バルス幅("H")	170	BIGG	Ke	2700	ns	
0	$\iota_{W}\left(\Phi L\right)$	クロック・バルス幅 ("L")	170	2000	Ins	2000	ns	
	6,0	クロックさらとがり、それ下がり時間	Ĩ	30		30	ns	
	t _{ii}	it - u kužiu	10		-0		ns	
16, c70, 17A	(S) (CS)	議み出しまたは非ち込みサイクルの制御信号のセット τ 、 π 対別	281		145		ns	
	tus (D)	RDのさち下がりからデーが出りまでの理話		430		380 [2]	ns	
	t=(0)	者を込みまたはM1サイフルのデータのセットフップ 時間	50		50		ns	C1 = 50 pF
De - D - [(D) (D)	BNTAサイクルの IOR Qのまちドがりからデータ出力ま での理能		340		250 [2]	ns :	
	r _F (D)	RDまたはIORQのまち上がりから出力パッファ・フロートまでの複雑		160		110	n.s	
(E)	1, (E)	INTA+イクルのTORQのなちどがりに対するセットフ ・プロ問	140		140		n.s	
	I tot I (D)	IEIのぐら上がりからの機能		210		160 [4]	ns	
Hen	1 ₈₀ (10)	IEIのようドがりからの選延(注1)		190 [4]		130 (4)	na	C ₁ = 50 pF
	Cpq (10)	Miのさちドがりからの選絡(Miサイタルの運動で割り込みが発生したとき)		300		190 (4.)	ns	
IORQ	rop(IR)	読み出しまたは男き込みサイクルのセットアップ時間	250		115		ns.	
MI	r=2 (M1)	INTAまたはMIサイクルのセットで、了時間	210		90	i	n s	
RD	r _{sq} (RD)	読み出しまたはMIサイクルボセットアップ時間	240		115		ня	
INT	(TI)gr	STBのさちとがりからの選延		490		440	n s	
. (4.)	to (ITs)	モード3のとキのデーター食からの産組		420		380	ns	

십 왕	起步	バ ラ メ ー ダ	Z-BI 掛け値	PIO 最大能	Z-8)。 掛 値	4 P10 研大組	単位	测定条件
	rs (PD)	モード 1 のときの \overline{STB} のため上がりに同するセットアップ時間	260		230		n s	
A 4-A 7.	r _{BS} (PD)	モード2のときの $\overline{\rm STB}$ のなちドがりに対するセットアープ時間		230 (4)		210 [4]	па	
Во-В	r _F (P0)	モートまのときの STBの さた上がりからポート・バス ・フロートまでの課題		200		180	n s	C _L ⇒S0 _p F
	rist (150)	モードリのときの再き込みサイフルのIORQの立ち上 がわからボート出力機定までの連絡		200		180 (4)	иѕ	
A STB B STB	1w(ST)	STBのパルス幅 ("L")	150 (3)		150 (3)		n.s	
A RDY.	tor (RY)	TORQのよらとがりからの応答時間		(4)		6+400 (4)	n s	
B RDY	Ips. (RY)			(4)		(+39) (4)	D 8	C _L =50 _p F


$(i + 1) \mid s_{r} = s_{w} (\oplus H) + s_{w} (\oplus L) + s_{r} + s_{t}$


- [2] 負荷容量の50pF増加につき、差延は10mx増加します。 負荷容量の最大値は200pFです。
- (3) モード2のとうは、t_W(ST) >t_S(PD)となります。
- (4) 負荷容量の10pF増加につき、遅延は2ms増加します。 負荷容量の最大値は100pFです。

(注1) デージー・チェーンがN投ある場合

 $2.5t_{\mathbb{C}}>(N-2)t_{DL}$ $(IO)+t_{DM}$ $(IO)+t_{S}$ (IEI)+TTL バッファー運通を開たさなければなりません。

出力端子測定回路





(3) CTC

絶対最大定格

	Ą	E	3	記号	定	格	単位
J.	1)	16	Æ	V _{IN}	-0.3~	+ 7	V
ah	ħ	電	Œ	Voer	-0.3-	+ 7	V
鮹	作	in.	度	Topr	0~-	+ 70	,C
保	存	322	rs.	Tstg	-65-	+150	T

電気的特性

DC 特性

 $T_a = 0 \text{ T} + 70 \text{ C}$, $V_{cc} = +5 \text{ V} \pm 5 \%$

記号	項 目	最小值	最大值	単位	測定条件
Ville	クロ: 2 "L" 入力電圧	-0.3	0.45	V	
$V_{\rm BC}$	クロ・・ク "H" 人力電圧	Vrc-0.6	$V_{CC} \pm 0.3$	V	
V _{IL}	"1."入力笔压	-0.3	0.8	V	
V _{1H}	"H"入力银圧	2.0	Vec	V	
V _{OL}	"L"出力電圧		0.4	V	$I_{OL} = 2mA$
Von	"H"出力電圧	2.4		V	I _{OH} = -250 a A
Lec	消費電流		120	mA	$t_{\rm e}=400 \rm ns$
141	人力リーク電池		10	u A	$V_{1N} = \theta V \sim V_{CC}$
I Lon	トライステート出力リーク電流		10*	n A	$V_{\rm OUT}=2.4V\simeq V_{\rm CC}$
Link	トライステート出力リーク電流		- 10*	nA	$V_{OUT} = 0.4V$
Lone	ターリントン駆動電流	-1.5*		mΑ	V _{OH} = 1.5V ZC/TO ₀ ~ ZC/TO に適用

*液入電液を圧、液出電流を負とします。

増予容量

 $(T_A = +25\%, f = 1MHz)$

記号	1	ρ.	E		最大值	維 位	測定条件
Сф	20	22	入力	景景	25	pF	
Cin	Ã.	ħ	74	#	5	pF	被測定圖子以外のすべての端子は接地
Copt	出	ħ	õ	並	10	pF	


AC 特性


(T_a = 0 ℃ ~ +70℃, V_{CC} = +5 V ± 5 %)

(2 4)	E 9	N 9 1 - 9	Z-80	CTC	Z-80	4 CTC	wie	
10 9	a. 9	^ 7 / - Y	最小值	最大值	最小値	最大值	単位	前 书
		2 10 2 日間	800	(1)	256	11)	his	
	(80)	20 2 · · · · s X M("H")	170	2000	105	2000	05	
Ф	t ₆ (0),)	クロック・ハルス幅(*[_*]	170	2000	105	2000	, its	
	In II	クロ・ク立ち上がり・立ち下かり時間		. 30		. 30	ns	
	l _a		0		. 0		133	
es, er	150(CS)	「読み出し、または実を込みサイフルの制御に対の セントアーア時間	160		60		ns	
	tag(D)	RDの立ち下かりからデータ出力までの遅延		480		380	100	(2)
	1 ₅₀ (3)	#86A 15UMI+(740+ 70+ 17	80		50		10	
D ₁ - D ₇	t ₀₁ (D)	INTAサイクルのIORQのまち下かりからデータ出 力までの遅延		340	_	20	-	(2)
	ty(D)	RUのまち上がりかも出力・・・ファ・フロートまで の程度		230		110	ns	-
EI	18((EI)	INTA+イフルのIORQの立ちFかりに刊するセー トフィア時間	200		L40		ná	
	t ₁₀ ((0)	1EIの立ち上かりからの選組		220		160	ns	(3)
IEO	t _{0.} ((0)	IEIの立ち下かりからの運動		190		130	ns.	(3)
	t ₍₀₎ ((0)	前のでもFortmらの過程(MIサイフもの内容 で割り込みが着ましたとう)		390		190	85	(3)
IORQ	t _{Sp} (IR)	読み出し、または着き込みサイフルのセットで・ で時間	250		115		ns	
M1	1 ₅₀ (M1)	INTA、またはMIサイフルのセットアップ時間	210		90		ns	
RD	150(RD)	読み出し、またはMIサイクルのセットアップ時間	240		125		18	
	toos(IT)	CLK/TRGの立ち上かりからの連絡		21 ₀ (Q)		20,000	0.9	カウンタ・モー
INT	tpe(HT)	のの立ち上がりからの選延		t _C (4b) +200		24, (0) +180	200	917.5-
	te(CX)	カウンタ・クロック機制	$2c_C(\Phi)$	- 100	2lc(0)		ns	カウンタ・モー
	GROWETR)	カウンタ・クロ・タおよびトリガの立ち上かり。 よち下かり時間		50		10	ns	
CLK/TEG	t _S (CK)	印刷カウントに要するクロックのセットアップ時間	210		130	-	ns.	カウンタ・モー
0-3	t _S (TR)	プリスヤークの明時起動に使するトリケのセット フ・793間	210		130		ns	917.6-
	ty(CTH)	カウンタ・フロックおよびトリカのベルス幅("H")	200		[20		ns	カウンタ・モー
	t _e (CTL)	カウンタ・フロークおよびトリガのパルス幅("L")	200		120		ns	および
7C /TO	tew(ZC)	中の立ち上がりからZC/TO×"H"までの運転	-	190		120	ns	カウンタ・モー
0-2		ゆのかし下がりから70 / TO="1"4 下の報題		190		120		および
ZC/T0 0-2	tox(ZC)	中の立ち下かりからZC/TO="L"までの連絡		190		120	ns ns	BILL

- $i \not \vdash (1) \quad t_{l'} = t_W(\Phi_{lt}) + t_W(\Phi_{L}) + t_{l'} + t_{l'}$
 - 「2] 負荷容疑のSipに増加につき、強絶は10mx増加します。負荷容量の較大値は、テータ・バスが200pドであり、他は100pドです。
 - (3)負債容量の10pF増加につき落延は2ns増加します。負債容量の最大値は160pFです。
 - [4] RESETの入力機は最低3クロック・サイクル必要です。

出力端子测定回路





	クロック 48			
ア行	クロックサイクル 48			
アウト 60				
アキュムレータ 86	交換命令 90			
アセンブラ 36	コメント 36			
アセンブリ 高語 36	コール 116			
7 F 98	コンプリメント 100			
アドウィズキャリ 98	コンプリメントキャリフラグ 118			
アドレス 26				
アドレステコーダ 44	サ 行			
アドレスバス 30	サインフラグ 118			
7 × F 100	サブトラクト 98			
	サプトラクトウィズキャリ 98			
イキーブル 44	サブルーチン 26,116			
インクリメント 98	炸術演炸命令 98			
インストラクションサイクル 32	弊術的右シフト 104			
インタラブト 28,68				
(ンタラブトイネーブルアウト 80	シフト命令 104			
インタラブトイネーブルイン BU	シフトライトアリスメチック 104			
インデックスレジスタ 84,92	シフトライトロジカル 104			
< > 60	シフトレフトアリスメチック 104			
	ジャンプ 112			
ウエイト 28,44,66	ジャンプリラティブ 112			
エクスクルーシブオア 100	スタッカ 94			
エムワン 64	スタックポインタ 84,94			
±7 100	正論理 30			
キャーバーフローフラグ 118	セット 102			
オペコード 32,36	セットキャリフラグ 118			
オペランド 32,36	ゼロフラグ 118			
力行	ソース 36			
カウンタ 88	ソースプログラム 36			
號似 SRAM 22				
キャリフラケ 98,118	チップセレクト 64			

390	31	
ディクリメントシ	マンプノンゼロ 112	プロック入出力命令 108
ディスティネージ	ョン 36	負論理 30
ディスプレイスノ	/ント 92	ヘキサデシマル 38
テクリメント	98, 100	ベクトル 78
デージーチェーン	80	ペリフェラル 12
テシマルアジ	セストアキュムレーク	
118, 120		ポインタ 88
データバス	30	補助レジスタ 90
転送命令 9	5	ボップ 116
		ホルト 28,66
トライステート	12	
		マ行
	ナー行	マクロアセンブラ 36
ニゲイト 9)		マシン語 26
ニモニック	36	マシンサイクル 28
入出力命令	60	マスク ROM 22
ネスティング	94	無条件ジャンプ 112
ノンオペレーショ	> 66	命令サイクル 32
ノンマスカブルイ	ンタラブト 68.70	メインル・チン 26
		メモリ空間 42
	ハー行	メモリライトサイクル 28
評他的論理和	100	ノモリリクエスト 44,64
バイナリコーデッ	ドデシマル 120	メモリリードサイクル 28,56
バスアクノリッジ	28, 82	20,30
バスリクエスト		€— F n 72
ハーフキャリフラ	2" 118	モード1 74
バリティフラグ	118	₹- F 2 78
判定条件付ジャン	ブ命令 112	
ハンドシェーク線	128	ラ 行
見用レジスタ	88	ライト 64
		ラベル 36
E ≈ F 24, 10	02	
ビット採作命令		リスタート 116
ビットバターン	24	비 -는 ·
		リターン 116
フエッチサイクル	28, 54	リターンフロムインタラブト 72,116
7 / > = 116	5	リターンフロムノンマスカブルインタラプト
フラグ 86		116
プログラムカウン		リード 64
ブロックサーチ命		リフレッシュ 22
プロック転送命令	108	リフレッシュサイクル 28

S Id.			
リロケータブル 112	C 7 7 98		
707-7770 110	Cレジスタ 108		
レジスタ 88	CALL 116		
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	CCF 118		
ロ・・テート 104	CCF 118 CE 124		
ローテートライト 104	CP 98		
ローテートライトサーキュラ 104			
ローテートリフト 104	CPD 161 CPDR 161		
ローテートレフトサーキュラ 104	CPI 161		
D-F 96			
	CPIR 161 CPL 100		
論理演算命令 100	CPU 12		
論理積 100 論理否定 100	CTC 16		
	0.10		
論理和 100	Dレジスタ 84		
7 行	TVA A DR 118		
制り込み 26,68	DEC 98, 100		
割り込み処理ルーチン 26	DI 72		
割り込みモード 0 74	DJNZ 112		
割り込みモード1 76	DMA 18		
割り込みモード2 78	2		
別()1分分七一下2 10	Eレジスタ 84		
数字、アルファベット	EEPROM 22		
2 進化 10 進数 120	EI 72		
8 ビットレジスタ 88	EPROM 22		
10 進補正 98	EX 90		
16 ピットレジスタ 88	EXX 90		
10 (7) (7) (7)			
A レジスタ 84	Fレジスタ 84,86		
ADC 98			
ADD 98	Hレジスタ 84		
AND 100	HALT 66		
ARDY 15			
ASIC 10	I レジスタ 78,84,86		
ASTB 15, 128	1EI 80		
1010	1EO 80		
B レジスタ 108	IM 0 72		
BCD 120	IM 1 72		
BIT 102	IM 2 72		
BRDY 15	IN 60		
BSTB 15	INC 98		
BUSAK 82	IND 162		
BUSRQ 82	INDR 162		
No. Presed			

察		31			
INI	162		PUSH	116	
	162		10011	110	
	68		Russ	2.9 NG	
	42		RAM		
10 ⇒ ₹	トサイクル	28, 60		64	
IO 9.2	エスト 4	1, 64	RES	102	
10 9	ドサイクル	28, 60	RESET	102	
IORQ	44, 64		RET	116	
IX レジ	スタ 92			72, 116	
IY レジ	スタ 92			70	
			RL	104	
JP	112			169	
JR	112		RLC	104	
			RLCA	169	
Lレジ	(タ 84		RLD	104	
LD	96		ROM	22	
LDD	108		RR	104	
	108		RRA	169	
	108		RRC		
LDIR	108		RRCA	169	
			RRD	104	
MI			RST	116	
MREQ	44, 64				
			SBC	98	
NEG			SCF	118	
NMI			SET	102	
	66		SIO	20	
NVRAN	d 22		SLA	104	
			SRA	104	
	100		SRL	104	
	167		SUB	98	
OTIR					
OUT			UVEPRO	PROM 22	
OUTD					
OUTI	167		WAIT		
			WR	64	
	14				
POP			XOR	100	
PROM	22				

(著者略歷)

横田英一・(はこた えいいち) 昭和47年 東京総機大学工学部 第11年日年 現 在 - 一丁株式会社 電子部語は要本部

 本制の内容に関する質問は、オーム社出版部「(書名を明記)」係定 書表またはFAX(63.3292-2824)にてお願いします。お交けできる質問は本帯で紹介 した内容に限らせていただきます。なお、能断での質問にはお答えできませんので、 あらか上的ごうなください。

 万一、落丁・乱丁の場合は、送料当社負担でお取替えいたします。当社販売管理部範 お送りください。

本書の一部の複写複製を希望される場合は、本書母表を参照してください。
 (権)日本著作出版権管理システム委託出版物>

新版 図解 Z-80 の使い方

平成 5 年 8 月 20 日 第 1 版第 1 刷発行 平成 15 年 3 月 15 日 第 1 版第 14 刷発行

等 育 横田 英一 発行者 佐藤 政 次 発行所 株式会社 オー ム 社 郵便番号 101 8460 東京都千代田区特明線町3-1 電 前 63(3233)0641 (代表) URL http://www.ohmsha.co.jp/

○ 横田英一 1993

印刷 中央印刷 製本 三水含 ISBN4-274-07759-4 Printed in Japan

わかる**本** のご案内

「わかる本」はいな必要な技術と知識をデーマに、その本書を書 やイラストを用いて、やさしく、わかりやすくをモットーに編集した 入門書です 専門学校生、大学生から社会人の方々の必然の書です

Javaがわかる本

イーズ・コミュニケーションズ軸式会社 ■ (A5例・128質・水体 1500円)

B Javaの概要/Javaの歴史/音通としてのJava/ Javaを用いたユーザインタフェース/組込み向 けのJava/エンターブライズ同けのJava/ JavaとXML

ネットワークがわかる本

石川 福 日 (A5制・132頁・本体 1500円)

(A694・132頁・本体 1500円)

コンピュータシステムとネットワーク/ネット
ワークの伝送技術、交換技術/フロトコル/
LAN/WAN/インターネット、通信のセキュリ

通信プロトコルがわかる本

石川 裕 順 (A5判・142頁・本体 1500円)

データ通信の影響・下位層のプロトコル/上位 層のプロトコル/LANとTCP/IPのプロトコル/ 実際のネットワークとプロトコル/今後のネッ

インターネットがわかる本

芝製耕司 ■ (A5利・148頁·本体 1500円)

インターネットとは、インターネットの現在/ インターネットの仕組み、電子メールとその拡 係、WWWの仕組み、インターネットの子事

Webサイトがわかる本

極山友一 著 (A5判・128頁・本体 1500円)

Webサイトとは Webサイトの開発プロセスノ Webサイトの内部、セキュリティ方式の決定 コンピュータ構成の決定 Webサイトの設計/ Webサイトのテスト、Webサイトの運用

SGML/XMLがわかる本

芝勢耕司 **個** (A5利・162百・本体 1500円)

SGMLへ至る道・標準一般化マーク付け書語 SGML、SGMLからHTML、そしてXML、形式 場合XML交着。正しいXMLで直、XMLの通列室M、XPattiーXMLでの部分上載 の形定 XSLTーXMLでのスタイル指定と置換 XMLを与おく使いことすために

データベースがわかる本

鈴木田田 田 (A5年)・120頁・本体 1500円)

データベースの概念。データモデルの概念 優 係データモデル・データベースの設計 データ ベース高齢SGIL / 関係DBMSのGUI データベ ースの終ない

オブジェクト指向がわかる本

佐藤英人 響

(A5利・136頁 本体 1600円)
オブジェクト指向の基準/オブジェクトの実装/オブジェクト指向プログラミング/オブジェクトの都部化と再利用/オブジェクトの分析と設計/オブジェクト指向の原類

SQLがわかる本

芝野耕司 署 (A5約-136資·本体 1400円)

リレーショナルデータベースとSOL 策をとっ の発売・データを書画部(DDL)・SOLで の簡合性とMSAccessのクェーク、後の数合 (JGN)と参考(UNON)を30とでラブを増か、 Accessのフォールとレボート制御をよる大 タベース組制と正規にクラン外の歴史ホスト 経路からの呼び出し、ランザクション世界と 学会覧。SOLの対象等

データウェアハウスがわかる本

鈴木健司 ■

(45朝・120頁・本体 1500円) データウェアハウスの調念・データウェアハウ スの基本様似・データウェアハウスの設計と構 築・多次元データウェアハウス/データデートの 設計と構築/データウェアハウスの活用/デー タウェアハウス4番数の影響を重

プログラミングがわかる本

本田哲夫 ■

(A5利・152頁 本体 1500円) コンピュータ無語とは、コンピュータ無語の第 一歩、BASICき語でブログラミング。C言語ブ ログラミング、オブジェクト指向プログラミン グ、Visual BasiCで作成、応用所限と実力アップ

....

人工知能の主要テーマの考え方が 簡単な例で理解できる!

新しい人工知能

前田 隆 青木文夫 共著

知識処理をテーマに概要の説明だけでなく、理論や考え方までをわかり やすく解説している。また、Lips(振療編)、Frong(発展編)による実際のプ ログラミングをとおしてアルゴリズムやシミュレーションの手法が身に付 くよう工夫されており、各章本の練習問題で学習内容を確認できる。

基本編



目次

- 1章一人工知能入門
- 2章 問題解決と状態空間
- 3章―問題解決と探索法
- 4章—人工知能プログラミング—Lips言語—
 - 5章 記憶モデルと知識表現
 - 6章―エキスパートシステムと知識工学

A5判・168頁·本体 2200円

発展症



目次

- 1章 論理と推論
- 2章―知識処理と論理プログラミング
- 3章 人工知能プログラミング Prolog 言語
- 4章 不完全知識の処理
- 5章 学習と知識獲得 6章 知的エージェントと分散知能

B-0006-28

A5判-188頁·本体 2400円

○上記書籍の表示価格は本体価格です 別途両着税が加算されます。 ※44条数の要要 息切りがたしる場合をございますので ご丁承ください。

日本各価格の変更、品切れが生じる場合もございますので、ご丁添ください日本日価格が収し場合または直接ご注义の場合は石配知ここ連絡くださいTEL.03-3233-0643 FAX.03-3293-6224

好評関連書籍

C言語によるプログラミング -基礎編-第2版

内田智史 監修 株式会社システム計画研究所 編 B5 判 400 頁 2200円

C言語によるプログラミング -応用編-

内田智史編 85判 390頁 2400円

C言語によるプログラミング -スーパーリファレンス編ー

内田智史·秋元 醫·北川雅巳·大津 崇共著 B5判 560頁 2800円

新版 入門 C 言語

三田典玄著 B5変判 240頁 1600円

新版 応用C言語 新版 実習C言語

三田典玄著 B5変判 304頁 2200円 三田典玄著 B5変判 312頁 1900円

WebObiects アプリケーション開発ガイド

George Ruzek 善 テクニカルラボ 訳 B5 変判 456 頁 5700円

CodeWarrior ではじめる Palm/Visor/CLIE プログラミング

漆细広樹 著 B5 変判 344 頁 3200円

Perlデバッグ明快技法

Martin Brown 著 岡田長治 監訳 B5 変判 512 頁 3800 円

Javaデバッグ明快技法

Will David Mitchell 著 鈴木義幸監訳 85変判 416頁 3800円

IIS 5 ASP スクリプティングガイド Windows 2000 でWeb プログラミング 佐藤製一著 85室料 344頁 2200円

実用 SQL SQL Sever 7 / MSDE対応

佐藤銀一著 B5変刺 280頁 1900円

IA-64プロセッサ基本講座

泡井 馮著 A5判 296頁 2300円

Notes/Domino APIプログラミング o

津田義史 著 B5 判 560 頁 8600 円

コンピュータグラフィックス 理論と実践

James D. Foley · Andries van Dam · Steven K. Feiner · John F. Hughes 共著 住藤義維監訳 1284頁 12000 円

OU. CHROMUS SECT.

○上記書籍の表示他所は、本作価格です。別途消費能が加算されます。 ○本作価格の変更、品切れが生じる場合もございますので、ご丁本ください。

○本体循路の変更、品切れが早じる場合もございますので、ご丁水ください。
○古内に商品がない場合または収録ごは2の場合は有限室にご連絡ください。 PELOS-2233-0843 FAX 05-1293-6724



オーム社/出版局

ISBN4-274-07759-4 C3055 ¥2800E

9784274077593

1027055028005

定価(本体2800円【税別】)

